

論理回路のテスト生成のための3値ニューラルネットワークモデル†

藤野貴之‡ 藤原秀雄††

ニューラルネットワークを用いた組合せ回路のテスト生成法が、Chakradhar らによって提案されている。それによると、テスト生成の問題は最適化問題に形式化され、ニューロンが 0, 1 の離散的な値をとる 2 値ホップフィールド型ニューラルネットワークによって解くことが可能であることが示された。しかし、順序回路に対するテスト系列を生成するためには、0, 1 のほかに X (ドントケア) を含めた 3 値が必要である。本論文では、2 値ニューラルネットワークモデルを拡張し、 (V^0, V^X, V^1) の 3 つの値をとる 3 値ニューラルネットワークの一般的なモデルおよび 3 値に対応したボルツマンマシンを拡張したモデル等を示し、それらを用いたテスト生成問題への応用を提案する。

1. はじめに

ニューラルネットワークは、幅広い分野での適用がなされている。なかでも、ホップフィールド型ニューラルネットワークは、NP-完全として知られる巡回セールスマン問題を高速に解くことで、その演算能力、スピードが実証されており³⁾、魅力的な素材である。

テスト生成の分野においては、Chakradhar らによつて、ホップフィールド型ニューラルネットワークを用いた組合せ回路のテスト生成法が提案されている¹⁾。それによると、テスト生成問題は最適化問題へと形式化され、ニューロンの状態が 0, 1 の離散値をとる 2 値ホップフィールド型ニューラルネットワーク（以下 2 値ニューラルネットワークと呼ぶ）によって解かれている。2 値ニューラルネットワークを用いる手法は、従来の D アルゴリズム、PODEM 等のアルゴリズム⁴⁾とは本質的に違うものである。現状ではこの方式を直ちに使用することは困難であるが、技術の進歩によって大規模なニューラルネットワークが現実のものとなったとき、この手法は従来のものに比べてその有効性を評価されるものと思われる。

Chakradhar らの方法では、組合せ回路に対するテスト生成は可能であるが、順序回路に対するテスト系列を生成することはできない。順序回路のテスト生成においては、0, 1 のほかに X (ドントケア) を含めた 3 値が必要である。例えば、テストされる順序回路

の初期状態は未知であるので、すべてのフリップフロップの状態は X でなければならない。本論文では、2 値ニューラルネットワークモデルを拡張し、3 値ニューラルネットワークモデルを提案する。3 値以上の論理は、一般に符号化することにより、2 値論理に帰着することができるが^{10)~12)}、本論文では、符号化によらずに 3 値をそのまま扱うことのできるニューラルネットワークモデルを考察する。著者らは 0, X , 1 の 3 つの論理値を 0, 1/2, 1 で表す極めて限定的なモデルを提案しているが⁸⁾、本論文では、それを一般化し、0, X , 1 の 3 つの論理値を V^0, V^X, V^1 の値で表現する 3 値ニューラルネットワークモデルを示す。その中で、3 値拡張に伴うエネルギー関数、ニューロンの状態遷移、3 値モデルにおける超平面等を新しく拡張定義し、3 値ニューラルネットワークの収束性定理を示す。また、2 値ニューラルネットワークと同様 3 値モデルでも一般に極小値に対応する局所解に陥ってしまう場合があるので、局所解からの脱出を目的としてボルツマンマシンを 3 値を扱えるように拡張したモデルを紹介する。さらに、3 値ニューラルネットワークを用いた同期式順序回路のテスト生成法を提案する。

2. Chakradhar の手法

2.1 2 値ホップフィールドモデル

ホップフィールド型ニューラルネットワークは相互結合型であり、互いに作用しあっている。ネットワークのふるまいは、ニューロンのしきい値とニューロン間の相互作用の重みによって決定される。ここで、 V_i はニューロン i の状態を表す。すなわち、 $V_i \in \{0, 1\}$, $i = 1, 2, \dots, N$ である。ただし、 N はニューロンの数である。 $V_i(t)$ は、ある時刻 t におけるニューロンの

† A Three-Valued Neural Network Model for Test Generation in Logic Circuits by TAKAYUKI FUJINO and HIDEO FUJIWARA (Department of Computer Science, Faculty of Science and Engineering, Meiji University).

‡ 明治大学理工学部情報科学科

状態を表す。ここでは非同期ニューラルネットワークを考え、それぞれのニューロンは、以下の式に従ってランダムに状態を更新する。

$$\begin{aligned} V_i(t+1) &= 1 && \text{if } \sum_{j \neq i} T_{ij} V_j(t) + I_i > 0 \\ &= 0 && \text{if } \sum_{j \neq i} T_{ij} V_j(t) + I_i < 0 \\ &= V_i(t) && \text{if } \sum_{j \neq i} T_{ij} V_j(t) + I_i = 0 \end{aligned} \quad (1)$$

ここで T_{ij} はニューロン i からニューロン j のリンクの重み、 I_i はニューロン i のしきい値である。

ホップフィールド型ニューラルネットワークでは、以下のようなエネルギー関数が定義されている。

$$E = -\frac{1}{2} \sum_{i=1}^N \sum_{j=1}^N T_{ij} V_i V_j - \sum_{i=1}^N I_i V_i + K \quad (2)$$

ここで、 K は定数である。

ホップフィールド型ニューラルネットワークは、すべての i と j について $T_{ij} = T_{ji}$ でかつ、すべての i について $T_{ii} = 0$ であれば、ネットワークはエネルギーが減少する方向に状態変化し、状態変化がそれ以上起らなくなる安定した状態に常に到達することが示されている²⁾。しかしながら、求めようとする最適解に常に収束する保証はない²⁾。そのため、局所解から脱出するために、ボルツマンマシンが提案されている^{6), 7)}。それによると、 k 番目のニューロンについて、状態値が 0 のときと 1 のときのエネルギー差を ΔE_k とするとき、次式で表される確率 P_k でニューロン k の状態値を 1 にセットするようにニューロンの状態遷移を定めている。

$$P_k = \frac{1}{1 + e^{-\Delta E_k / T}} \quad (3)$$

2.2 論理ゲートのネットワーク化

任意の組合せ論理回路がニューラルネットワークによって表現可能であることが、Chakradhar らによって示されている¹⁾。回路内の信号線はニューロンによって表現され、信号線の値はニューロンの状態(0 または 1)によって表現される。2 入力 AND, OR, NAND, NOR, XOR, XNOR, NOT ゲートに対応するニューラルネットワークで基本集合を構成し、2 入力以上のゲートや組合せ回路に対応するニューラルネットワークはこの基本集合から構成できる。組合せ論理回路はニューラルネットワークの重みマトリクス $T = [T_{ij}]$ としきい値ベクトル $I = [I_i]$ によって表現される。この T と I は、式(2)のエネルギー関数について、次の条件を満たすように設定する。すなわち、回路内の全エネルギーについて、その関数機能に

無矛盾なときにエネルギーが最小になり、関数機能に矛盾を含んだ状態では、より高いエネルギーになるようにする。換言すれば、ネットワーク全体が無矛盾のときには E は負でない定数 Z に、その他の矛盾状態すべてに対しては、 $E > Z$ となるようにする。

[定義 1] ニューロン i を、 $n-1$ 次元の超平面 $\sum_{j \neq i} T_{ij} V_j + I_i = 0$ に対応させる。ここで、 n は対象とするニューラルネットワークのニューロン数である。また、ニューロン i に結合しているニューロンの集合をさらに 3 つの集合 P_{i_on} , P_{i_off} , P_{i_other} に分割する。これらの集合の要素はニューロン i を除く残りのニューロンの状態を示す $n-1$ 次元の状態ベクトルであり、ニューラルネットワークが対応する組合せ論理回路の無矛盾状態に対応する。 P_{i_on} (P_{i_off}) に属する状態ベクトルは、ニューロン i を除く $n-1$ 個のニューロンがその状態ベクトルの値をとるとき、ニューロン i が状態値 1(0) をとることで、対応する組合せ論理回路が無矛盾状態になり、0(1) で矛盾状態となるベクトルである。 P_{i_other} に属する状態ベクトルは、ニューロン i 以外の $n-1$ 個のニューロンがその状態ベクトルの値をとるとき、ニューロン i が 0 でも 1 でも無矛盾状態となるベクトルである。□

[定義 2] P_{i_on} と P_{i_off} が超平面を挟んで反対側にあり、 P_{i_other} が超平面上に存在するとき、この超平面 $\sum_{j \neq i} T_{ij} V_j + I_i = 0$ を判定超平面という。□

Chakradhar らによって、次の定理が示されている¹⁾。

[定理 1] n 個の端子を持つ論理素子に対応する n 個のニューロンから成るニューラルネットワークが存在するための必要条件は、 n 個のニューロンそれぞれに対して判定超平面が存在することである。□

[例 1] 図 1 は 2 入力 NAND ゲートと、それに対するニューラルネットワークである。図中において、円はニューロンを表し、円と円をつなぐ線はニューロンの結合関係を表す。円の上半分の数はニューロンの番号であり、信号線ラベルに対応する。円の下半分の数字はニューロンのしきい値、ニューロン間の




図 1 2 入力 NAND ゲートに対応する
ニューラルネットワーク

Fig. 1 Neural network for 2-input NAND gate.

傍らの数字は、結合の重さである。Kは式(2)における定数Kである。NANDゲートという基本集合において、ニューロン1に関する集合は、 $P_{1_on} = \{(V_2 = 1, V_3 = 0)\}$, $P_{1_off} = \{(V_2 = 1, V_3 = 1)\}$, $P_{1_other} = \{(V_2 = 0, V_3 = 1)\}$ である。ニューロン3に関する集合は、 $P_{3_on} = \{(V_1 = 0, V_2 = 0), (V_1 = 1, V_2 = 0), (V_1 = 0, V_2 = 1)\}$, $P_{3_off} = \{(V_1 = 1, V_2 = 1)\}$, $P_{3_other} = \{\}$ である。

定理1より、ニューロン1に対する判定超平面が存在する必要があるから、 $T_{12} + I_1 > 0$, $T_{12} + T_{13} + I_1 < 0$, $T_{13} + I_1 = 0$ が得られる。同様に、ニューロン2に対する判定超平面が存在する必要があるから、 $T_{12} + I_2 > 0$, $T_{12} + T_{23} + I_2 < 0$, $T_{23} + I_2 = 0$ が得られる。さらにニューロン3に対する判定超平面が存在する必要があるから、 $I_3 > 0$, $T_{13} + I_3 > 0$, $T_{23} + I_3 > 0$, $T_{13} + T_{23} + I_3 < 0$ を得る。加えて、4つの無矛盾状態 $(V_1, V_2, V_3) = \{(0, 0, 1), (0, 1, 1), (1, 0, 1), (1, 1, 0)\}$ すべてにおいてエネルギー関数Eは0になるという条件を加えると、次のような条件式を得る。すなわち、 $K = I_3 > 0$, $I_3 > I_1 > 0$, $I_3 > I_2 > 0$, $T_{12} < 0$, $T_{13} < 0$, $T_{23} < 0$, $T_{13} + I_1 = 0$, $T_{13} + I_2 = 0$, $T_{12} + I_1 + I_2 = I_3$ である。これらの1つの解として、 $I_1 = I_2 = 2$, $K = I_3 = 3$, $T_{12} = -1$, $T_{13} = T_{23} = -2$ が挙げられる。表1は、以上の手続きによって得られた基本集合の状態と、エネルギー関数Eの関係を示したものである。無矛盾状態、すなわちNANDゲートの関数性に矛盾しない状態ではエネルギーは最小値0となり、NANDゲートの関数性に矛盾する状態では、エネルギー $E > 0$ となっている。□

2.3 組合せ論理回路の表現

先に述べたように、組合せ回路は基本集合より構成することができる。ここで、図2(a)に示した組合せ論理回路のニューラルネットワーク変換について考える。はじめに、前節で述べた方法に基づき、個々の論理ゲートを基本集合に変換する(図2(b))。続いて、

表1 NANDゲートの基本集合の状態とエネルギー
Table 1 Energy for the basis set of NAND gate.

| | V_1 | V_2 | V_3 | エネルギー |
|-------|-------|-------|-------|-------|
| 無矛盾状態 | 0 | 0 | 1 | 0 |
| | 0 | 1 | 1 | 0 |
| | 1 | 0 | 1 | 0 |
| | 1 | 1 | 0 | 0 |
| 矛盾状態 | 0 | 0 | 0 | 3 |
| | 0 | 1 | 0 | 1 |
| | 1 | 0 | 0 | 1 |
| | 1 | 1 | 1 | 1 |

各基本集合について次の条件に従って複数個ある基本集合を1つにまとめる(図2(c))。


- 各基本集合の中で同じラベルを持つニューロンのしきい値の和をとり、まとめた後のニューロンのしきい値とする(図2中ニューロン2, 4)。
- ファンアウトのある論理回路をネットワーク化する場合、複数本のニューロン間のリンクをまとめることがある(図2中 T_{24})。その際には、同じラベルを持つリンクの重みの和をとり、まとめた後のリンクの重みとする。
- 各基本集合で定義された定数Kは、すべての基本集合の和をとる。

以上の条件に従って構築された組合せ論理回路に対応するニューラルネットワークは、ネットワーク全体が無矛盾のとき、すなわち対応する組合せ論理回路全体の関数機能に無矛盾なとき、ネットワークのエネルギーが最小になる。


2.4 組合せ回路に対するテスト生成への応用

2.4.1 テスト生成の最適化問題への帰着


図3は、テスト生成のための制約条件を含んだ二



(a) 組合せ論理回路
(a) A combinational logic circuit.



(b) 基本集合への変換
(b) Transformation into basis sets.



(c) 基本集合の統合
(c) Unification of basis sets.

図2 組合せ論理回路と、対応するニューラルネットワーク

Fig. 2 A combinational logic circuit and the corresponding neural network.

ニューラルネットワークを表している。このニューラルネットワークは、故障のない正常回路と故障を挿入した回路をつなぎあわせて構成されている。その構造は、2つの回路の外部入力を直接接続し、外部出力は出力インターフェース回路を通じて接続される。

出力インターフェース回路は、故障を検出するための必要十分条件を実現したものである。必要十分条件とは、論理回路において、指定された故障に対するテストパターンが存在する場合、外部出力上に故障の影響を伝搬するので、少なくとも1つの外部出力は、対応する正常な回路の外部出力とは出力値が変わるというものである。

この必要十分条件すなわち制約を含んだニューラルネットワーク（以下制約ニューラルネットワーク）が、故障を検出するテストベクトルを生成するために用いられる。ある故障に対するテストベクトルが存在する場合には、制約ニューラルネットワーク全体について無矛盾になるような状態が存在する。これは、対応する論理回路が無矛盾な状態となるようなニューラルネットワークの状態である。制約ニューラルネットワークにおいて求めようとする最適解は、与えられた故障に対するテストベクトルとなる。したがって、テスト生成問題が最適化問題に帰着されることがわかる。

2.4.2 故障の挿入

故障の挿入は、テスト生成制約ネットワーク中の故障を挿入する回路部分を一部修正することで行われる。

【例2】図4(a)の組合せ論理回路において、信号線5に0縮退故障を挿入することを考える。

図4(b)は故障を挿入したテスト生成制約ネットワークに対応する論理回路であり、図4(c)がテスト生成制約ネットワークである。図4(b)中の信号線4', 5'は正常回路部分の4, 5に相当するものである。図4(c)において、故障を表現するニューロンとして5'を複製する。ニューロン5''を状態値0に固




図3 テスト生成制約ネットワーク
Fig. 3 Constraint network for test generation.

定し、正常回路部のニューロン5を状態1に固定することで信号線5上に0縮退故障が挿入されたことになる。

2.4.3 組合せ論理回路のテスト生成

2値ニューラルネットワークを用いた組合せ回路のテスト生成は、図5に示す流れ図に従って行われる。

はじめに、組合せ論理回路を2.2, 2.3節において紹介した手法に従って2値ニューラルネットワークに変換する。この作業はニューラルデータベースを用いて、ニューラルコンパイラが行う。続いて先に述べたように故障を挿入し、ネットワークの最適化を行う。

ネットワークが最適状態で安定したならば、外部入力に対応するニューロンの状態値の集合がテストパターンとなる。

ここで、挿入した故障が冗長故障であった場合、テ




図4 テスト生成制約ネットワークの構築例
Fig. 4 An example of making a constraint networks for test generation.

ストパターンが存在しないので、テスト生成制約ネットワークは最適状態には安定しない。また、挿入した故障が検出困難である場合も、ネットワークは安定しない場合がある。

ネットワークの最適状態探索は、探索を打ち切る上限（例えばネットワーク全体におけるニューロンの状態更新数の上限）を設け、挿入された故障に対する最適状態探索、すなわちテストパターン探索は打ち切られる。

3. 3値ニューラルネットワーク

順序回路のテスト系列の生成においては、従来の0, 1を用いる2値ニューラルネットワークにはない3番目の値 X （ドントケア）を認める必要がある。ここでは、0, 1, X という3つの論理値を V^0, V^1, V^X という状態値に対応させた3値ニューラルネットワークの一般的なモデルを提案する。ここで、 V^0, V^1, V^X は、 $V^0 < V^X < V^1$ という条件を満たす任意の実数である。

3.1 3値ニューラルネットワークのエネルギー関数

ここで用いる3値ニューラルネットワークのエネルギー関数は、次のように定義する。

$$E = -\frac{1}{2} \sum_{i=1}^N \sum_{j=1}^N T_{ij} V_i V_j - \sum_{i=1}^N I_i V_i \\ - \sum_{i=1}^N \sum_{j=1}^N W_{ij} (V^0 - V_i) (V^1 - V_i) (V^0 - V_j) \\ \times (V^1 - V_j) + K \quad (4)$$

上式は、式(2)を3値を扱えるように拡張したものである。ここで、新しく第2のリンクの重みとして W_{ij} を導入する。これは、ニューロン i とニューロン j が共に状態値 V^X であるときにのみ意味を持つリンクの重みである。以下では、ニューロン状態値は $\{V^0, V^X, V^1\}$ のうちの1つをとり、 $T_{ij} = T_{ji}$, $W_{ij} = W_{ji}$, $T_{ii} = W_{ii} = 0$ であるとする。式(4)において3番目の項は、3値ニューラルネットワークにおいて、ニューロンが状態値 V^X でも安定できるように導入したものである。

3.2 3値ニューロンの状態遷移

3値ニューラルネットワークにおける個々のニューロンは、以下に示すような条件式に従って、ランダムにその状態を更新する。ある時刻 t におけるニューロ




図 5 ニューラルネットワークを用いた組合せ回路のテスト生成システム

Fig. 5 The test generation system for combinational circuits using neural networks.

ン i の状態を $V_i(t)$ で表し、ニューロン i とニューロン j に結合している全ニューロンとの相互影響を反映した式として、次の2式を定義する。

$$U_i(t) = (\sum_{j \neq i} T_{ij} V_j(t)) \Delta V_i \\ \theta_i(t) = \sum_{j \neq i} W_{ij} (V^0 - V_i)(V^1 - V_i)(V^0 - V_j) \\ \times (V^1 - V_j) \quad (5)$$

ただし、 $\Delta V_i = V_i(t+1) - V_i(t)$ とする。以上をもとに、3値ニューラルネットワークにおけるニューロンの状態更新規則を以下のように定義する。

$\theta_i(t) > 0$ の場合

$$V_i(t+1) = V^1 \quad \text{if } U_i(t) - \theta_i(t) > 0 \\ = V^X \quad \text{if } U_i(t) - \theta_i(t) \leq 0 \\ U_i(t) + \theta_i(t) \geq 0 \\ = V^0 \quad \text{if } U_i(t) + \theta_i(t) < 0$$

$\theta_i(t) \leq 0$ の場合

$$V_i(t+1) = V^1 \quad \text{if } U_i(t) > 0 \\ = V^X \quad \text{if } U_i(t) < 0 \\ = V_i(t) \quad \text{if } U_i(t) = 0$$

【定理2】 3値ホップフィールド型ニューラルネットワークにおいて、すべての i と j について $T_{ij} = T_{ji}$, $W_{ij} = W_{ji}$ であり、すべての i について $T_{ii} = W_{ii} = 0$ であるという条件のもとに、上述の状態更新規則にしたがうならば、ネットワークはエネルギー E が常に減少する方向に状態を変化し、状態変化がそれ以上起こらない安定状態に収束する。□

(略証) この証明は、式(4)のエネルギー関数 E について、上述の状態更新規則にしたがういかなる状態

変化においてもエネルギーが減少することを示すことで証明される。

ニューロン i が V^0 から V^1 にその状態を更新するとき、状態更新規則により、以下の条件が満たされていなければならない。

$$(\sum_{j \neq i} T_{ij} V_j + I_i)(V^1 - V^0) > 0$$

エネルギーの変化量を ΔE とすると、

$$\Delta E = -(\sum_{j \neq i} T_{ij} V_j + I_i)(V^1 - V^0)$$

で表される。したがって、 $\Delta E < 0$ である。

ニューロン i が V^1 から V^0 にその状態を更新するとき、状態更新規則により、以下の条件が満たされていなければならない。

$$(\sum_{j \neq i} T_{ij} V_j + I_i)(V^1 - V^0) < 0$$

エネルギーの変化量を ΔE とすると、

$$\Delta E = (\sum_{j \neq i} T_{ij} V_j + I_i)(V^1 - V^0)$$

で表される。したがって、 $\Delta E < 0$ である。

同様にして、ニューロン i の V^0 から V^x への状態更新、 V^x から V^0 への状態更新、 V^x から V^1 への状態更新、 V^1 から V^x への状態更新においても、 $\Delta E < 0$ であるといえる。

以上により、状態変化規則にしたがういかなる状態変化においても、ネットワークのエネルギーは減少するといえる。

3.3 ボルツマンマシンの拡張

2値ホップフィールド型ニューラルネットワークと同様に、3値ホップフィールド型ニューラルネットワークにおいても、先の節で示したように、いかなる状態変化もネットワークのエネルギーを減少させ、最小解に対応する最適解もしくは、極小解に対応した局所解に収束する。しかし、困難な問題においては、最適解ではなく、局所解に陥ってしまう可能性が高い。

そこで、3値ニューラルネットワークにおいても、局所解からの脱出のために、2値のボルツマンマシンの考え方方が必要である。ここでは、従来の2値を扱うボルツマンマシンに対し、3値に扱えるように拡張したボルツマンマシンの一般的なモデルを提案する。

ニューロン i が状態値 V^1, V^0, V^x となる確率をそれぞれ $P_{(V_i=V^1)}, P_{(V_i=V^0)}, P_{(V_i=V^x)}$ で表すと、以下のようになる。

$\theta_i > 0$ の場合

$$P_{(V_i=V^1)} = \frac{1}{1 + \alpha e^{-(U_i - \theta_i)/T}}$$

$$P_{(V_i=V^0)} = \frac{1}{1 + \beta e^{-(U_i + \theta_i)/T}}$$

$$P_{(V_i=V^x)} = 1 - (P_{(V_i=V^1)} + P_{(V_i=V^0)})$$

$\theta_i \leq 0$ の場合

$$P_{(V_i=V^1)} = \frac{1}{1 + \alpha e^{-U_i/T}}$$

$$P_{(V_i=V^0)} = \frac{1}{1 + \beta e^{-U_i/T}}$$

$$P_{(V_i=V^x)} = 1 - (P_{(V_i=V^1)} + P_{(V_i=V^0)})$$

ここで、 T はネットワークの温度、 α, β は確率に関するパラメータである。 α, β を変更することにより、ある状態の出現確率を任意に変えることができる。例えば $\alpha = \beta = 2$ の場合、温度が十分に高い状態では、 V^1, V^0, V^x の出現確率は、それぞれ $1/3$ に近づく。

以上の3値ボルツマンマシンが最適解に安定する確率についての理論的考察は、まだ未解決である。しかし、3値ボルツマンマシンの確率分布は、ボルツマン分布を拡張したものであるから、従来のボルツマンマシンと同様にその収束性を十分期待することはできると思われる。

4. テスト生成への応用

4.1 論理ゲートのネットワーク化

Chakradhar が用いた手法¹¹と同様に、任意の組合せ論理回路を3値ニューラルネットワークによって表現することができる。回路内の信号線はニューロンによって表現され、信号線の値 $\{0, 1, X\}$ はニューロンの状態 $\{V^0, V^1, V^x\}$ によって表現される。2入力論理ゲートは基本集合を構成し、3入力以上のゲートおよび組合せ論理回路は、この基本集合で構成できる。組合せ論理回路は2つの重みマトリクス $T = [T_{ij}]$ 、 $W = [W_{ij}]$ と、しきい値ベクトル $I = [I_i]$ を記述することによって表現される。

【定義3】 ニューロン i を、以下に示す $n-1$ 次元の3つの超平面に対応させる。ここで、 n は対象とするニューラルネットワークを構成しているニューロンの数である。

- (1) $E_{(V_i=V^0)} - E_{(V_i=V^1)}$
 $= (\sum_{j \neq i} T_{ij} V_j + I_i)(V^1 - V^0) = 0$
- (2) $E_{(V_i=V^0)} - E_{(V_i=V^x)}$
 $= (\sum_{j \neq i} T_{ij} V_j + I_i)(V^x - V^0)$
 $+ \sum_{j \neq i} W_{ij}(V^0 - V^x)(V^1 - V^x)(V^0 - V_j)$
 $\times (V^1 - V_j) = 0$
- (3) $E_{(V_i=V^x)} - E_{(V_i=V^1)}$
 $= (\sum_{j \neq i} T_{ij} V_j + I_i)(V^x - V^0)$
 $- \sum_{j \neq i} W_{ij}(V^0 - V^x)(V^1 - V^x)(V^0 - V_j)$

$$\times(V^1 - V_j) = 0$$

また、ニューロン i に結合しているニューロンを、9つの集合に分割する。すなわち、 $P_{i(v^0>v^1)}$, $P_{i(v^0<v^1)}$, $P_{i(v^0=v^1)}$, $P_{i(v^0>vx)}$, $P_{i(v^0<vx)}$, $P_{i(v^0=vx)}$, $P_{i(vx>v^1)}$, $P_{i(vx<v^1)}$, $P_{i(vx=v^1)}$ である。これらの集合のそれぞれの要素は、ニューロン i を除く残りのニューロンの状態を示す $n-1$ 次元の状態ベクトルであり、対応する組合せ回路の3値を考慮した無矛盾状態に対応している。 $P_{i(a>b)}(P_{i(a<b)})$ に属する状態ベクトルは、ニューロン i を除く $n-1$ 個のニューロンがその状態ベクトルの値をとるとき、ニューロン i が状態値 $b(a)$ をとることで、対応する組合せ回路が3値を考慮した上での無矛盾状態となり、 $a(b)$ の値をとることで矛盾状態となるベクトルである。 $P_{i(a=b)}$ に属する要素は、ニューロン i 以外の $n-1$ 個のニューロンがその状態ベクトルの値をとるとき、ニューロン i の状態値が a でも b でも3値を考慮した無矛盾状態となり、それ以外の状態値では矛盾状態となる状態ベクトルである。

□

[定義4] ニューロン i に対応する超平面 $(\sum_{j \neq i} T_{ij} V_j + I_i)(V^1 - V^0) = 0$ について、 $P_{i(v^0>v^1)}$ の要素と $P_{i(v^0<v^1)}$ の要素とが超平面を挟んで反対の側にあり、 $P_{i(v^0=v^1)}$ に属する要素が超平面上にあるときその超平面を $(V^0 - V^1)$ 判定超平面という。同様にして、 $(V^0 - V^x)$ 判定超平面、 $(V^x - V^1)$ 判定超平面を定義することができる。□

[例3] ここで、限定されたモデルとして、論理値 0, 1, X を、ニューロンの状態値 0, 1, $1/2$ に対応させた3値ニューラルネットワークモデル⁸⁾について、定義2における3つの超平面を考える。この限定されたモデルでは、定義1の式において $V^0 = 0$, $V^x = 1/2$, $V^1 = 1$ に相当する。この条件を式に代入すると、以下のような判定超平面の式が得られる。

$$(1) \quad E_{(v_i=0)} - E_{(v_i=1)} = \sum_{j \neq i} T_{ij} V_j + I_i = 0$$

$$(2) \quad E_{(v_i=0)} - E_{(v_i=1/2)} = 1/2(\sum_{j \neq i} T_{ij} V_j + I_i) + 1/4 \sum_{j \neq i} W_{ij} V_j (1 - V_j) = 0$$

$$(3) \quad E_{(v_i=1/2)} - E_{(v_i=1)} = 1/2(\sum_{j \neq i} T_{ij} V_j + I_i) - 1/4 \sum_{j \neq i} W_{ij} V_j (1 - V_j) = 0 \quad \square$$

[定理3] n 個の端子を持つ論理素子に対応する、 n 個のニューロンから成る3値ニューラルネットワークが存在するための必要条件は、 n 個のニューロン

それぞれについて3つの判定超平面が存在することである。□

(証明) ニューロン i が状態値 a のときと b のときのエネルギー差は、他のニューロンの状態が変わらない場合、 $\Delta E_i = E_{(v_i=a)} - E_{(v_i=b)}$ で表される。ここで、 a, b は $\{V^0, V^x, V^1\}$ の中から1つの値をとるから、 a, b の組合せにより以下の3つの式が作られる。

$$\begin{aligned} & E_{(v_i=v^0)} - E_{(v_i=v^1)} \\ &= (\sum_{j \neq i} T_{ij} V_j + I_i)(V^1 - V^0) = 0 \\ & E_{(v_i=v^0)} - E_{(v_i=vx)} \\ &= (\sum_{j \neq i} T_{ij} V_j + I_i)(V^x - V^0) \\ &+ \sum_{j \neq i} W_{ij} (V^0 - V^x)(V^1 - V^x)(V^0 - V_j) \\ &\times (V^1 - V_j) = 0 \\ & E_{(v_i=vx)} - E_{(v_i=v^1)} \\ &= (\sum_{j \neq i} T_{ij} V_j + I_i)(V^x - V^0) \\ &- \sum_{j \neq i} W_{ij} (V^0 - V^x)(V^1 - V^x)(V^0 - V_j) \\ &\times (V^1 - V_j) = 0 \end{aligned}$$

任意の状態ベクトル $p \in P_{i(a>b)}(P_{i(a<b)})$ は、無矛盾状態 S_1 では状態値 $b(a)$ 、矛盾状態 S_2 では $a(b)$ をとる。エネルギー関数 E について、無矛盾状態 S_1 のエネルギーは、矛盾状態 S_2 と比べてより低いエネルギーになる必要がある。したがって、 ΔE_i は正（負）でなければならない。ここで、超平面は $n-1$ 次元空間を2つの領域 R_1 と R_2 に分割するが、 $\not p$ は領域 $R_1(R_2)$ に属するものとする。以上の条件のもとではエネルギー関数 E が存在するためには、 $P_{i(a>b)}(P_{i(a<b)})$ に含まれる全状態ベクトルが領域 $R_1(R_2)$ 中に、 $\not p \in P_{i(a>b)}(P_{i(a<b)})$ に含まれる全状態ベクトルが領域 $R_2(R_1)$ 中に存在する必要がある。また、 $p \in P_{i(a=b)}$ なる任意の状態ベクトルは、ニューロン i の値が a, b どちらにおいても無矛盾状態となるような状態ベクトルであるから、どちらの状態においても E が最小値 Z であるためには、 ΔE_i は 0 でなければならない。したがって、 $\not p$ は超平面上に存在することになる。

以上により、任意の与えられたニューロン i について、 (a, b) 判定超平面の存在することが E が存在する




図 6 2 入力 NAND ゲートに対応する3値ニューラルネットワーク

Fig. 6 3-valued neural network for 2-input NAND gate.

ための必要条件である。□

[例4] ここで、図6に示したような2入力NANDゲートと、それに対応する3値ニューラルネットワークについて考える。ここでは限定されたモデルを考え、論理値0, 1, Xをニューロンの状態値0, 1, 1/2に対応させた3値ニューラルネットワークモデル⁸⁾を考える。

3値ニューラルネットワークのNANDゲートに対する基本集合を得る手続きは、例1と同様に行われる。満たすべき条件は、次のとおりである。すなわち、各信号線に対応するニューロンに3つの判定超平面が存在すること、 $(V_1, V_2, V_3) = \{(0, 0, 1), (0, 1, 1), (1, 0, 1), (1, 1, 0), (0, 1/2, 1), (1/2, 0, 1), (1/2, 1, 2), (1, 1/2, 1), (1/2, 1, 1/2)\}$ という9つの無矛盾状態でエネルギーEが0になることである。

上記の条件をすべて満足する解の1つに、 $I_1 = I_2 = 2, K = I_3 = 3, T_{12} = -1, T_{13} = T_{23} = -2, W_{12} = 2, W_{13} = W_{23} = 4$ が挙げられる。□

4.2 同期式順序回路のテスト生成

従来の2値ニューラルネットワークでは順序回路のテスト生成は不可能であるが、今回提案した3値ニューラルネットワークでは、値X(ドントケア)を用いることができるので、同期式順序回路に対するテスト生成も可能である。

4.2.1 故障の挿入と時間軸展開

故障の挿入は、2.4.2項で紹介した方法で行われる。ただし、故障信号線に対応する正常回路内の信号線は、故障値と反対の値に固定されることはない。

[例5] 図7(a)に示すような同期式順序回路のテスト生成制約ネットワークについて考える。正常回路部、故障を挿入した回路部分ともそれぞれ時間展開を行い、各時間ごとの出力には、出力インターフェース(第1インターフェース)がつけられる。また、第1インターフェースの出力を第2インターフェースの入力とし、第2インターフェースの出力は1に固定される。以上のようにして得られる制約ネットワークに対応した論理回路は図7(b)のようになる。




図7 順序回路のテスト生成制約ネットワーク
Fig. 7 Constraint network for sequential circuits.




図8 ニューラルネットワークを用いた順序回路のテスト生成システム
Fig. 8 The test generation system for sequential circuits using neural networks.

4.2.2 テスト生成

3値ニューラルネットワークを用いた同期式順序回路のテスト生成システムのフロー図を示す。

路のテスト生成は、図8に示す流れ図に従って行われる。

論理回路のニューラルネットワークへの変換は組合せ回路と同様である。続いて故障を挿入した後、時間展開を行う。その後ニューラルネットワークの最適化を行うが、時間展開が十分でない場合、テスト系列は存在しないので、ネットワークは最適な状態には安定しない。その時間展開内での探索を打ち切るための上限（例えばニューロンの更新回数の上限）を設け、その上限に達すると、その時間展開内での探索をあきらめ、時刻を増やした時間展開を行い、最適化探索を続ける。この時間展開と最適状態探索は、テスト系列が発見されるか、展開する時間長の上限に達して、全体の探索を打ち切るまで繰り返される。

冗長故障に対しては、テスト系列が存在しないので、時間軸展開の上限に達する等の条件によって、最適化探索を打ち切るという処置を行う。

4.3 $(0, 1/2, 1)$ モデルと $(-1, 0, 1)$ モデル

本論文において、3値ネットワークの実際的なモデルとして $(0, 1/2, 1)$ モデル⁸⁾をいくつかの例を用いて示した。 $(0, 1/2, 1)$ モデルのほかに、 $(-1, 0, 1)$ モデルが考えられる。2つのモデルを比較した場合、ニューロンの状態遷移において、 $(0, 1/2, 1)$ モデルでは小数演算を伴い、多くの計算時間が必要になるのに対して、 $(-1, 0, 1)$ モデルでは、整数演算のみでよいので、計算が簡単である。したがって、回路のネットワーク化がより容易にできること、ネットワークでの演算処理を高速に行えること等の利点がある。

5. おわりに

本論文は、従来の2値のホップフィールド型ニューラルネットワークモデルを3値を扱えるように拡張した、3値ニューラルネットワークの一般的なモデルを提案した。さらに、3値ニューラルネットワークモデルにおいて、局所解からの脱出を目的としたボルツマンマシンをより有効に活用できる手段を提案した。

従来の0、1の2値に加えて、第3の値 X （ドントケア）を導入したこのモデルは、組合せ回路に対するテスト生成よりはむしろ順序回路に対するテスト系列の生成への適用においてより大きな効果を發揮すると考えられる。組合せ回路に対するテスト生成では、回路全体において値 X （ドントケア）の占める割合があまり高くないので、その効果を確認にくいが、順序回路に対するテスト生成では、フリップフロップの初

期状態が値 X （ドントケア）でなければならず、回路全体の中に占める割合も高いので、3番目の値を用いる効果がよりはっきり現れると考えられるからである。

現状では、大規模なニューラルネットワークを構築することは不可能であるが、技術の進歩によって大規模ニューラルネットワークの構築が可能となったとき、本論文の提案した手法はその有効性を評価されると思われる。

参考文献

- 1) Chakradhar, S. T., Bushnell, M. L. and Agrawal, V. D.: Automatic Test Generation Using Neural Networks, *Proc. ICCAD '88*, pp. 416-419 (1988).
- 2) Hopfield, J. J.: Neurons with Graded Response Have Collective Computational Properties Like Those of Two State Neurons, *Proc. Nat'l Academy of Sciences*, pp. 3088-3092 (May 1984).
- 3) Hopfield, J. J. and Tank, D. W.: Neural Computation of Decisions in Optimization Problems, *Biol. Cybern.*, Vol. 52, pp. 141-152 (1985).
- 4) Fujiwara, H.: *Logic Testing and Design for Testability*, MIT Press (1985).
- 5) Agrawal, V. D. and Seth, S. C.: *Test Generation for VLSI Chips*, IEEE Computer Society Press (1988).
- 6) Geman, S. and Geman, D.: Stochastic Relaxation, Gibbs Distributions and the Bayesian Restoration of Images, *IEEE Trans. on Pattern Analysis and Machine Intelligence*, pp. 721-741 (1984).
- 7) Hinton, G. E., Sejnowski, T. J. and Ackley, D. H.: Boltzmann Machines: Constraint Satisfaction Net-Works That Learn, Tech. Report CMU-CS-84-119, Carnegie-Mellon Univ. (May 1984).
- 8) Fujiwara, H.: Three-Valued Neural Networks for Test Generation, *Proc. 20th Int. Symp. on Fault-Tolerant Computing*, pp. 64-71 (June 1990).
- 9) 藤野, 藤原: 論理回路のテスト生成のための3値ニューラルネットワークモデル, 電子情報通信学会技術研究報告, FTS 91-8, pp. 33-40 (1991. 4).
- 10) Cho, K. and Bryant, R. E.: Test Pattern Generation for Sequential MOS Circuits by Symbolic Fault Simulation, *Proc. 26th ACM/IEEE DAC*, pp. 418-423 (June 1989).
- 11) Minato, S., Ishiura, N. and Yajima, S.:

- Shared Binary Decision Diagram with Attributed Edges for Efficient Boolean Function Manipulation, *Proc. 27th ACM/IEEE DAC*, pp. 52-57 (June 1990).
- 12) Schulz, M. H., Fink, F. and Fuchs, K.: Parallel Pattern Fault Simulation of Path Delay Faults, *Proc. 26th ACM/IEEE DAC*, pp. 357-367 (June 1989).

(平成3年6月26日受付)
(平成4年1月17日採録)



藤野 貴之

1966年生。1989年明治大学工学部電子通信工学科卒業。1991年同大大学院博士前期課程修了。現在、同大大学院博士後期課程在学中。ニューラルネット、テスト生成アルゴリズムに関する研究に従事。電子情報通信学会会員。



藤原 秀雄（正会員）

1946年生。1969年大阪大学工学部電子工学科卒業。1974年同大大学院博士課程修了。工学博士。同年同大電子工学教室助手。現在、明治大学理工学部情報科学科教授。1981年ウォータルー大学客員助教授。1984年マッギル大学客員准教授。コンピュータの設計とテスト、テスト容易化設計、テスト生成アルゴリズム、並列処理、ニューラルネット、計算複雑度に関する研究に従事。著書としては『Logic Testing and Design for Testability』(MIT Press)など。電子情報通信学会、日本教育工学会各会員、IEEE Fellow。