完全故障検出効率を保証するデータパスの非スキャンテスト容易化 設計法

和田 弘樹[†] 増澤 利光[†] Kewal K. Saluja^{††} 藤原 秀雄[†]

A Non-Scan DFT Method for Data Paths to Provide Complete Fault Efficiency

Hiroki WADA[†], Toshimitsu MASUZAWA[†], Kewal K. SALUJA^{††}, and Hideo FUJIWARA[†]

あらまし 本論文では、レジスタ転送レベルデータパスを対象とした完全故障検出効率を保証するテスト容易 化設計法,及び,対応するテストプラン生成法を提案する.提案するテスト容易化設計法は,階層テスト生成法 に基づいており,組合せ回路用テスト生成ツールによるテスト生成を可能としている.組合せ回路用テスト生成 を利用する従来法の完全スキャン設計法に比べ,提案手法は、ハードウェアオーバヘッドが小さく、テスト生成 時間、テスト実行時間が短い.提案するテスト容易化設計法の時間計算量は O(n)(n はデータパス中の回路要 素数)であり、テストプラン生成法は各回路要素のテストプランを $O(n^2)$ 時間で生成する.

キーワード テスト容易化設計,データパス,階層テスト,完全故障検出効率

1. まえがき

近年における論理回路の大規模化に伴い,論理回路 の故障の有無を調べるテストが重要となり,故障の有 無で論理回路の出力が異なる入力系列(テスト系列) を印加するテストの要求も高まっている.特に単一縮 退故障集合に対して完全故障検出効率^(注1)をもつテス ト系列でのテストは,回路の信頼性を保証する観点か らも極めて有用だが,一般の順序回路に対して故障検 出効率が高いテスト系列は生成困難である.そこで, 単一縮退故障集合に対して高い故障検出効率をもつテ スト系列が容易に(組合せ回路に対するテスト生成と 同程度の計算量で)生成できるように論理回路の設計 を変更するテスト容易化設計(以下DFT)が実用化 されている.

完全スキャン設計 [1] は現在一般的な DFT であり, ゲートレベル回路中の全フリップフロップ(以下 FF) をスキャンフリップフロップに置き換えることで,FF

^{††} ウィスコンシン大学,米国 Department of Electrical & Computer Engineering, University of Wisconsin-Madison 1415 Engineering Drive, Madison, WI 53706-1691 USA の値を外部から制御/観測可能としている.したがっ て,FFを外部入出力端子で置き換えて得られる組合 せ回路(以下,核回路)に対してテスト生成を行えば, 完全故障検出率をもつテスト系列が容易に得られるが, 以下の問題点がある.

1. 論理合成後の回路を変更するので,タイミング 等の合成時の制約を損なう.

- 2. ハードウェアオーバヘッドが大きい.
- 3. テスト系列長が大きい.
- 4. at-speed テストができない.

上記の問題点を解消するために,ゲートレベル回路 に変換される前の設計を対象とした DFT が提案され ている [3],[7].ゲートレベルに変換される前の回路は データを処理するデータパスとデータパスの動作を制 御するコントローラという二つの部分回路で構成され, データパスはレジスタ転送レベル(以下 RTL)回路と して設計される.ここで RTL 回路とはレジスタやマ ルチプレクサ,演算器などの回路要素を相互に接続し たものを指す.一般に回路のほとんどはデータパスな ので,RTLデータパスを対象とした DFT は上記の問

[†]奈良先端科学技術大学院大学情報科学研究科,生駒市

Graduate School of Information Science, Nara Institute of Science and Technology, 8916–5 Takayama-cho, Ikoma-shi, 630–0101 Japan

⁽注1): テスト生成アルゴリズムは故障に対してテスト系列の生成を試 みることで,故障の冗長/非冗長を判定するが計算時間の問題から実用 上は判定を打ち切ることがある.ここで全故障数をN,判定を打ち切っ た故障数をNa,とすると故障検出効率FEは $\frac{N-Na}{N}$ で与えられ, FE = 100%の場合を完全故障検出効率という.

題点の解消に大きく貢献することが期待されており, これまでにいくつかの提案が行われている[3],[7].本 論文でもRTLデータパスに対するDFT手法を提案 する.以下にRTLデータパスに対する既知のDFT手 法について述べる.

まず RTL 回路に対して DFT を行うことで,論理 合成後の回路への DFT が不用となるため,問題点1 は解消される.問題点2.~4.を解消する目的で,デー タパスが通常使用するデータ転送経路を通じてレジス タの値の制御/観測を行う DFT として直交スキャン設 計法 [3], [4] や Genesis [5] ~ [7] が提案されている.-般に完全スキャン設計の回路をテストする場合,通常 動作時とは別系統のクロック系に通常動作時よりも周 波数の低いクロックを与える必要がある.つまり,通 常動作時に用いられるクロック系に通常動作時と同じ 周波数のクロックを与えるテスト(at-speed テスト) ができない.直交スキャンや Genesis ではテスト実行 時のテストパターンや応答の伝達にデータパスの通常 動作時のデータ転送経路を利用するので,通常動作時 のクロック系に通常動作時と同じ周波数のクロックを 与えるテストが可能である.よって問題点4.を解消し ている.

直交スキャン設計では、データパス上の各レジスタ の値を外部入出力端子から一度に制御/観測できるよう に、レジスタに対するホールド機能と演算器に対する マスク素子を追加する、マスク素子は演算器の入出力 間での値の伝達に必要な定数を発生する、直交スキャ ンでは、DFTとレジスタの制御/観測のためのデータ 転送経路発見にかかる時間計算量が O(n²)(ただし n はデータパス上の回路要素数)となり、ハードウェア オーバヘッドも完全スキャンより小さい、しかし核回 路全体に対して一括してテスト生成を行う必要があり、 データパスの大規模化に伴うテスト生成時間の増加は 避けられない、

またテスト生成時間を短縮する手法として階層テス ト生成法 [2] がある.階層テスト生成法ではデータパ ス上の故障 f に対して2段階のテスト生成を行う.第 1段階では f が発生する回路要素 M のゲートレベル 回路を用いてテストベクタ v を生成する.第2段階で は M に対して RTL 回路を用いたテストプラン生成 を行う.テストプランとは外部入力から M の入力へ 値を伝達し,また M の出力の値を外部出力まで伝達 するためのデータパスへの制御入力の時系列である. 第2段階で v のためのテストプラン生成に失敗した場 合,第1段階にバックトラックして fに対する新たな テストベクタ v'を生成し,最終的にテストプラン生 成が失敗した場合は fを冗長とみなす.

また階層テスト生成を志向した RTL データパスの DFT として Genesis [5]~[7] がある. Genesis では第 1段階として回路要素ごとにゲートレベル回路を用い たテスト生成を行う.次に第2段階として各回路要素 に対して,外部入力から回路要素の入力へ任意の値を 伝達し,また回路要素の任意の値を外部出力まで伝達 できるテストプランの生成を試みる.テストプランが 存在しない場合には DFT として外部入力から直接値 を代入したり,外部出力で直接値を観測するためのマ ルチプレクサ(テストマルチプレクサ)と配線を RTL データパス上の適切な回路要素の前後に挿入する.こ のような手法によって従来手法 [2] で生じる第2段階 から第1段階へのバックトラックがなくなる.しかし, テストプラン探索時のバックトラックは発生するので、 データパスの大規模化とともにテストプラン生成時間 が急速に増大する.また,テストマルチプレクサと外 部入出力への配線は大域的で配線長が増加しやすく, 回路面積も増大しやすい.

そこで本論文では完全故障検出効率を保証するテス トが実行可能であり,かつ完全スキャン設計の問題点 1.~4. を解決する RTL データパスに対する DFT 手 法とテストプラン生成法を提案する.提案する手法で はRTLデータパス上のすべての回路要素に対してテ ストプランが高速に(バックトラックせずに)求めら れるようにマスク素子とレジスタのホールド機能を追 加する.また生成されるテストプランは Genesis のテ ストプランと同様にデータパスの外部入力から回路要 素への任意の値の伝達と、回路要素が出力し得る任意 の値のデータパスの外部出力への伝達を保証する.提 案する DFT 手法を適用した RTL データパス上の各 回路要素に対してテスト生成の第1段階で完全故障検 出効率をもつテストベクタを求め,第2段階で求める テストプランを用いてテストベクタの入力と応答の観 測を行えばデータパス全体に対して完全故障検出効率 を達成できる.

直交スキャン設計では,データパス上のすべてのレ ジスタの値を同時に制御/観測することを要求する.一 方,提案手法ではすべてのレジスタを同時に制御/観 測する必要はなく,一つの回路要素に接続する入力信 号線に,外部入力から任意の値の組を設定し,出力信 号線の値を外部出力で観測できれば十分である.した がって提案方式は,直交スキャン設計よりも DFTで実 現する回路の能力が真に小さいため,直交スキャン設 計よりハードウェアオーバヘッドが小さい.また,マ スク素子,ホールド機能の追加は局所的な設計変更で あり,Genesisのテストマルチプレクサに比べても提 案手法はハードウェアオーバヘッドが小さい.よって 提案手法は従来のRTLデータパスを対象としたDFT に比べてハードウェアオーバヘッドが小さい.

2. 対象とするデータパス

本論文で扱う RTL データパスについて述べる.

2.1 データパス

データパスは信号線と回路要素で構成される.信号 線は制御信号線,状態信号線,データ信号線に分類さ れる.制御信号線はコントローラからデータパスの回 路要素へ制御信号を伝達し,状態信号線はデータパス の回路要素からコントローラへ状態信号を伝達する. 本論文では,テスト実行時にすべての制御信号線に対 して任意の時点で任意の値が回路外部から設定可能で あり,かつ,すべての状態信号線に対して任意の時点 で任意の値が回路外部から観測可能であると仮定する.

データ信号線(以下,信号線)はデータ出力端子と データ入力端子を接続する.データ出力端子には複数 の信号線が接続できる(ファンアウト可能)が,デー タ入力端子に接続できる信号線は一つとする.

回路要素は外部入力,外部出力,レジスタ,マルチ プレクサ,演算モジュール,観測モジュールに分類さ れ,各種信号線が接続される端子をもつ.データ信号 線が接続される端子をデータ端子,制御信号線が接続 される端子を制御端子,状態信号線が接続される端子 を状態端子と呼ぶ.データ端子は回路要素の入力であ るデータ入力端子(以下,入力端子)と,出力である データ出力端子(以下,出力端子)に分類される.す べてのデータ端子のビット幅は等しいとする.また, 各入力端子は少なくとも一つの外部入力から到達可能 であり,各出力端子からは少なくとも一つの外部出力 へ到達可能とする.

便宜上,外部入力は一つの出力端子のみを,外部出 力は一つの入力端子のみをもつ回路要素として扱う. マルチプレクサは二つの入力端子と一つの出力端子,1 ビットの制御端子をもち,制御端子の値によって,い ずれかの入力端子の値を出力する.

演算モジュールは一つ又は二つの入力端子,一つの 出力端子,たかだか一つの制御端子,たかだか一つの 状態端子をもつ.演算モジュールは,制御端子と(2入 力演算モジュールの場合は)他方の入力端子に対して 適切な定数を与えることで,各入力端子と出力端子の 間が全単射になると仮定する.つまり,演算モジュール M が実現する関数族 \mathcal{F}_M に対して,M が 1 入力(入 力端子をx,出力端子をzとする)ならば,z = f(x)が全単射となる関数 $f \in \mathcal{F}_M$ の存在を仮定する.また M が 2 入力(入力端子をx, y,出力端子をzとする) ならば,z = f(x, a),z = g(b, y) がそれぞれ全単射 となる関数 $f, g \in \mathcal{F}_M$ と定数 a, b の存在を仮定する. 以降,f(x, a) を $f_{y=a}(x)$ と表し,g(b, y) を $g_{x=b}(y)$ と表す.

観測モジュールは一つ又は二つの入力端子,一つの 状態端子,たかだか一つの制御端子をもち,出力端 子をもたない.観測モジュールは比較器等のモデルで ある.

データパス上の回路要素 e_1, e_k に対して e_1 を始点, e_k を終点とする経路 pを p = $(e_1, l_1, e_2, l_2, \dots, l_{k-1}, e_k)$ と表し, $e_1 - e_k$ 経路と呼 ぶ.ここで l_i は信号線で,回路要素 e_i の出力端子と 回路要素 e_{i+1} の入力端子の一つを接続する.特にす べての e_i が相異なる場合,pを単純経路と呼ぶ.経路 pの始点と終点が同じ回路要素 eであり,eが始点と 終点以外に現れず,e以外の回路要素がpにたかだか 1回だけ現れる場合,pをサイクルと呼ぶ.また,経 路pに現れるレジスタ数をpの順序深度と呼ぶ.任意 の相異なる回路要素 e_1, e_2 に対して, e_1 を始点, e_2 を終点とする任意の相異なる単純経路の組を再収束経 路の組と呼ぶ.

本論文で提案する DFT 手法が適用できるために データパス上の任意の経路が満たすべき条件は次のと おり.

P1: 任意の演算/観測モジュール *e*₁,*e*₂ に対して, 任意の *e*₁-*e*₂ 経路はレジスタを含む.

P2: 任意の再収束経路の組に対して,一方の経路 にのみ含まれるレジスタが存在する.

P3: 任意のサイクルにレジスタが存在する.

2.2 端子グラフ

以下では、データパスを端子グラフG = (V, E)と して表す.頂点集合 V はデータパス上のすべてのデー 夕端子からなる.また、有向辺集合 $E = E_1 \cup E_2$ は信 号線に対応する有向辺集合 E_1 と、回路要素でのデー 夕端子間の入出力関係を表す有向辺集合 E_2 からなる. つまり、入力端子 v_1 と出力端子 v_2 が同じ回路要素に



図 1 データパスと端子グラフ Fig. 1 Data Path and corresponding port graph.

属する場合のみ,有向辺(v₁,v₂)が E₂の要素となる. 図1にデータパスと対応する端子グラフの例を示 す.以下では特に混乱のない限り,Vの要素を入出力 端子として扱い,E₁の要素を信号線として扱う.

3. テスト 容易化設計アルゴリズム

3.1 基本方針

本論文ではデータパスに対して階層テスト生成を 行った場合に完全故障検出効率が得られるための十分 条件としてデータパスの強可検査性を考える.すべて の回路要素に対して,1)外部入力から任意の値を入力 端子に伝達可能(強可制御性)かつ,2)出力端子のと り得る任意の値が外部出力まで伝達可能(強可観測性) ならば,データパスが強可検査であるという.データ パスが強可検査ならば,全回路要素に対してテストプ ランが存在することから,回路要素ごとに完全故障検 出効率をもつテストベクタ集合を用いることで完全故 障検出効率を実現する階層テストが可能となる.

提案するテスト容易化設計法はデータパスを強可検 査とする.まず強可制御性を確保するために,入力端 子 a ごとに外部入力から a へ任意の値を伝達する経 路(制御経路)を決定する.次に強可観測性を確保す るために,出力端子 b ごとに b から外部出力まで任 意の値を伝達する経路(観測経路)を決定する.そし て,これらの経路上で値が伝達できるように DFT 要 素を追加する.DFT 要素は 2 入力演算モジュールで の全単射の実現に必要な定数を発生するマスク素子と 経路間のタイミングに関する問題を解決するレジスタ のホールド機能からなる.

3.2 制御林の生成

各入力端子に対し,制御経路を求める.一般に,外



図 2 制御/観測林と DFT 後のデータパス Fig. 2 Control/observe forest and datapath. (after DFT)

部入力からある入力端子への経路は複数存在するが, テスト実行時間を短縮するために,順序深度が最小の 経路を制御経路とする.また,追加される DFT 要素 を削減する目的で,制御経路の集合が外部入力を根と する林を構成するように制御経路を選ぶ.制御林は, データパス上で外部入力を始点として順序深度に基づ いた最短経路林を構成することで O(n)時間で求めら れる.図2(a)に制御林の例を示す.

3.3 観測林の生成

各出力端子に対し,観測経路を求める.一般に,出 力端子から外部出力への経路は複数存在するが,観測 経路と制御経路の共有でDFT要素が削減されるので, 観測経路と制御経路の共有部分の極大化を目的として, 制御林に含まれない観測経路上の辺が最小となるよう に選ぶ(制御林に含まれない観測林上の辺を合流辺と 呼ぶ).観測林は,データパス上で外部出力を始点と して制御林に含まれない辺の数に基づいた最短経路林 を構成することで O(n)時間で求められる.図2(b) に観測林の例を示す.

3.4 DFT 要素の追加

任意の制御/観測経路上を任意の値が伝達できるように,以下のように DFT 要素を追加する.

[マスク素子の挿入] 回路要素に関する条件から,す べての回路要素で入出力間に全単射が実現できる.し たがって,制御林上の任意の経路pにおいて,p上の すべての辺 $l \in E_2$ を全単射とする制御入力を回路要 素に与えればpの始点—終点間で任意の値が伝達でき る.ただし,2入力演算モジュールM(入力をx, y, 出力を z とする)に含まれる p 上の辺 $e^{\frac{1}{2}}$ を全単射 とする場合,Mが全単射 $z = f_{x=a}(y)$ を実現するよ うに, M の制御入力に対して M の関数 $f \in \mathcal{F}_M$ を 実現するための定数を与え, x に対して定数 a を与え る必要がある.そこで定数 a を発生することが可能 なマスク素子を x の直前に追加する.マスク素子は1 ビットの制御入力をもつ1入力1出力の回路要素で, 制御入力に従って定数又は入力値を出力する.マスク 素子で定数 a を発生し, M に制御信号として f を与 えれば y – z 間が全単射になる.以下ではマスク素子 と M を併せて一つの演算モジュール M* とみなし, マスク素子と M の制御信号線を併せて M* の制御信 号線とみなす(M^* の入力端子をx', y',出力端子を z'とすると, y'は y と, x'はマスク素子の入力と, z'はzと同一である).また以下では M^* の関数で, u' - z'間を全単射とするものを THRU と呼び, x' z'間で全単射が実現できる関数を $THRU^*$ と呼ぶ.

観測林上の合流辺を含まない部分経路 q は制御林に 含まれるので, q 上でも値の伝達が可能である.また 任意の合流辺 d(d を含む回路要素の入力端子を x, yとし, d の始点を x とする)に対し, d を全単射とす るためには, y へある定数を入力しなければならない が, この定数は y への制御経路(以下では, d の補助 経路と呼ぶ)から設定できる.よって制御林上の経路 において任意の値の伝達が可能であれば,任意の観測 経路においても任意の値が伝達される.

各経路上で値を伝達する方法を以下にまとめる.制 御経路上ではレジスタに値をロードし,マルチプレク サには経路上の入力端子の値を出力する制御信号を与 える.また演算モジュールには関数 THRU を実現す るために必要な定数を制御入力に与える.観測経路上 ではレジスタに値ををロードし,マルチプレクサには 経路上の入力端子の値を出力する制御信号を与える. また合流辺でない辺を経路上にもつ演算モジュールに はその関数 THRU を実現するために必要な定数を制 御入力に与える.一方で合流辺を経路上にもつ演算モ ジュールには関数 THRU*を実現するために必要な 定数を制御入力と他方の(経路上にない)データ入力 に与える.このときデータ入力に与える定数は合流辺 の補助経路を用いて外部入力から供給する.

[ホールド機能の追加] テストベクタを印加する際や テストベクタに対する回路要素の応答を伝達する際に タイミング衝突が発生する場合がある.ここでタイミ ング衝突とは,ある時点で同一の頂点に異なる値を与 えようとすることを指し、テストに必要な経路の集合 が、順序深度の等しい経路からなる再収束経路の組を 含む場合に再収束経路の始点で発生する.経路に関す る条件(P2)から再収束経路の組にはどちらか一方に しか含まれないレジスタが存在する.このレジスタに ホールド機能を与えることで再収束経路の組を構成す る経路間でテスト実行時の順序深度が実質的に異なる ようにする.タイミング衝突が発生するのは次のよう な場合である.

[場合1] 2入力の回路要素 *M*(入力を *x*, *y* とする) のテスト時に, *x* の制御経路と *y* の制御経路が同一の 始点と順序深度をもつ場合(図3(a)).

[場合2] 2入力の回路要素 M(入力を u, v,出力を w とし (v, w)を合流辺とする)の合流辺 (v, w)を含 む観測経路 sを用いてテストベクタに対する応答を観 測する場合を考える.制御経路(又は補助経路)の終 点に v を終点とする s 上の部分経路を接続して得ら れる経路のうち,始点と順序深度が (v, w)の補助経 路と等しいものが存在する場合(図3(b)).

回路要素 M の入力端子 x に対して depth(x) は xへの制御経路の順序深度を, ctrlPI(x) は x への制御 経路の始点となる外部入力を表すこととする.また合 流辺 (v,w) のうち depth(v) と depth(w) が異なるも のを観測林から除いてできた林を T' とする.以下の いずれかの条件を満たすレジスタにホールド機能を与 える.

任意の 2 入力の回路要素 M(入力端子を x, y,
出力端子を z とし, (x, z) が制御林に含まれない



(注2):2人力モジュール上の2本の辺のうち1本のみが制御林に含まれるので,一般性を失うことなくe = (y, z)と仮定する.

ものとする)において, depth(x) = depth(y) かつ ctrlPI(x) = ctrlPI(y) である場合,制御林上で x に 最も近い先祖のレジスタ R にホールド機能を与える (図 3 (a)).

任意のレジスタ R(入力を x,出力を y とする)に対して以下の条件を満たす回路要素 M(入力を u, v,出力を w とし,(v,w)を合流辺とする)が存在する場合, R にホールド機能を与える(図 3(b)).

- depth(u) = depth(v)

- T'上で順序深度が0のy v経路が存在
- ctrlPI(u) = ctrlPI(x)

このテスト容易化設計により,図1(a)のデータパ スから図2(c)のデータパスが得られる.図2(c)の斜 線部にホールド機能又はマスク素子が挿入される.

4. テストプラン生成アルゴリズム

本章では前章のテスト容易化設計で得られたデータ パス上の任意の回路要素 *M* に対し,そのテストプラ ンを生成するアルゴリズムを示す.ただし,アルゴリ ズムの入力として,制御林,観測林も与える.

M が 2 入力の回路要素で, M を通るサイクルが存 在する場合, M の入力端子に対する制御経路(cp と する)の中間に M が現れることがある. M が故障し ている場合, cp を用いてテストベクタが正しく伝達で きず, M の故障が検出されない可能性がある.そこ で, このような cp が存在する場合, テストベクタご とに副テストを行ってから主テストを行う.ここで副 テストとは外部入力から cp を通して外部出力までテ ストベクタを伝達することで cp 上をテストベクタが 正しく伝達されるかを確認するテストであり, 主テス トとは cp を用いた M のテストを指す. 副テストの ためのテストプランは主テストのためのテストプラン と同様に生成できるので,以下では主テストのための テストプラン生成についてのみ述べる.

(1) 主経路集合の生成 まず, M の入力端子ご とに制御林から制御経路を求め(もしあれば) M の 出力端子に対して観測林から観測経路を求める.更に 観測経路上の合流辺ごとに制御林から補助経路を求め る.これらの経路集合を主経路集合と呼ぶ.

図 1 (a) の加算器に対する主経路集合を図 4 に示 す. Cpath1, Cpath2 が制御経路, Opath が観測経 路, Spath1 が補助経路を表す.

(2) 経路集合のタイミング調整 3.4 で示したように,回路要素 M にテストベクタを外部入力から伝



図 4 加算器 (3) の主経路集合 Fig. 4 Main path set for adder (3).

達するとき,あるいは,その応答を外部出力まで伝達 するときに,タイミング衝突が発生する可能性がある (例えば図4において *Cpath1* と *Spath1* が同じタイ ミングで同じ外部入力を利用しようとしている).この ようなタイミング衝突を解消する手続きを以下に示す.

1. 制御経路の調整 M が 2 入力の回路要素(入力 を x, y,出力を z とし,一般性を失うことなく (x, z)が制御林に含まれないものと仮定する)である場合,xの制御経路を cp_x , y の制御経路を cp_y とする. cp_x と cp_y の順序深度と始点がともに等しい場合タイミ ング衝突が生じる.この場合, cp_x 上の終点に最も近 いレジスタ r にホールド機能が追加されているので, r を 1 回ホールドすることでタイミング衝突を解消す る.以降,追加されたホールドの回数を経路のレジス タ数に加えたものをその経路の順序深度とする.

 2. 補助経路の調整 制御経路の調整が終了した 後に行う,観測経路上の合流辺を始点に近いものから 順に j_1, \dots, j_k とし, 各 j_i の補助経路を sp_i とする. また, j0 を制御経路と観測経路を結ぶ M 上の辺で制 御林に含まれるものとする. sp_1, \dots, sp_k を順に次の 方法で調整する.これまでに調整が終了した制御/補 助経路 l ごとに,観測経路の始点から j_i の始点まで の観測経路上の部分経路をしの終点に連結して得られ る経路の集合を L とし, L の要素のうち sp_i と始点 が等しい経路の集合を L* とする . L* の中に sp_i と 順序深度が等しい経路が存在する場合, ji の始点から 観測経路を逆にたどって最初に現れるレジスタ r_i を 探す . 1) r_i は $j_{i-1}-j_i$ 間に存在すること , 2) テスト 容易化設計でホールド機能が r_i に追加されること,3) 制御経路は順序深度が最小であることより, r_i を1回 ホールドする(これによって L に含まれるすべての



図 5 加算器 (3)の主経路集合(タイミング調整済み) Fig. 5 Main path set for adder (3). (after timing regulation)

経路の順序深度が1増える)ことで *spi* とタイミング 調整済である経路間のタイミング衝突が解消される.

ただし sp_1 の調整時に観測経路の先頭まで探索して もレジスタが存在しないことがある.この場合,経路 集合に含まれる制御経路が1本であれば,制御経路を 終点から逆方向に探索して最初に現れるレジスタをrとする.経路集合に含まれる制御経路が2本であれば, 制御林に含まれないM上の辺の始点を終点にもつ制 御経路clが存在するので,そちらを終点から逆方向 に探索し,最初に現れるレジスタをrとする.この場 合,rのホールドで順序深度が増える経路はclのみで あるので,clの順序深度が L*に含まれるどの経路と も異なるような最小の回数だけホールドする.

タイミング調整手続きは経路集合上の辺集合 $J = (j_0, \dots, j_i)$ の各要素ごとに,対応する補助経 路と既にタイミング調整済みの経路との間でタイミ ング衝突が起きるかどうかを判定し,もし衝突が起こ るのであれば,それを解消する.Jの要素数はたかだ か n であり,各要素について衝突判定の時間計算量は O(n)である.したがってタイミング調整手続きの時 間計算量は $O(n^2)$ となる.図5に図4をタイミング 調整したものを示す.Spath1とCpath1によって生 じるタイミング衝突がOpath上のレジスタ4をホー ルドすることによって解消されている.

(3) テストプランの生成 タイミング調整済みの 主経路集合と(もしあれば)副経路集合からテストプ ランを作成する.経路集合において,観測経路の終点 (*M*が観測モジュールの場合は*M*)から経路を逆にた どった際のレジスタ数を各回路要素に与える.与えら れた順序深度が大きいものから順に3.4で述べた制御 信号を与えることでテストプランが生成できる.表1 に図5に対応するテストプランを示す.

表1 テストプラン Table 1 Testplan.

時刻	1				
回路要素	1	3	4		
制御入力	(ベクタ入力)	THRU	ロード		
時刻	2				
回路要素	1	3	4		
制御入力	(ベクタ入力)	(テストベクタ)	ロード		
時刻	3				
回路要素	1	2	4		
制御入力	(ベクタ入力)	ロード	ホールド		
時刻	4				
回路要素	5	6			
制御入力	$THRU^{\star}$	(ベクタ観測)			

表 2 データパスの特性 Table 2 Character of circuits.

	GCD	4thIIR	Paulin
入力数	2	1	2
出力数	1	1	2
レジスタ数	3	12	7
MUX 数	3	3	8
演算モジュール数	2	5	7
観測モジュール数	3	0	0

5. 実験結果

完全故障検出効率を保証するテスト容易化設計法として,提案方式と完全スキャンを,実験によって比較した.3種類のデータパス「GCD」「4thIIR」「Paulin」に対して,テスト生成時間,テスト容易化設計に基づくオーバヘッド,テスト系列長の3項目をデータパスのビット幅を8,16,32ビットと変化させて評価した.表2に各データパスの特性を示す.

[テスト生成時間] 完全スキャン(以下FS)でははじ めにデータパス上の全レジスタを外部入出力で置き換 えた組合せ回路から論理合成ツールを用いてゲートレ ベル回路を得た.次にゲートレベル回路に対してテス ト生成ツールを用いて組合せテスト生成を行いテスト ベクタを得た.テスト生成に要した時間を完全スキャ ンのテスト生成時間(*T_{FS}*)とした.

提案方式(以下ST)では,はじめにレジスタ転送 レベル回路に対してテスト容易化設計とテストプラン の生成を行い,要した時間をT₁とした.ここでマル チプレクサ(以下MUX)と演算/観測モジュールをテ ストプラン生成の対象とした.次に論理合成ツールを 用いてMUXと演算モジュール(テスト容易化設計済 みのもの),観測モジュールごとにゲートレベル回路 を得た後,個々のゲートレベル回路に対してテスト生 成ツールを用いて組合せテスト生成を行いテストベク タを得た.各ゲートレベル回路のテスト生成に要した 時間を T_2 とし,提案方式のテスト生成時間 T_{ST} を $T_1 + \sum T_2$ とした.

なお、論理合成ツールとして Autologic II (Mentor Graphics),テスト生成ツールとして TestGen(Sunrise)を用い,SUN SPARCstation 20 (SuperSPARC 75 MHz)相当の計算機上で実行した (以下の実験も同じ).結果を表 3 に示す.

大規模な回路において提案方式のテスト生成時間は 完全スキャンよりも小さい.これはテスト生成を回路 全体に対してではなく回路要素ごとに行うことで,テ スト生成ツールが取り扱う回路の規模が小さくなるこ とが原因であると思われる.よってこの傾向はデータ パスの大規模化とともにより顕著になると思われる. [テスト系列長] テスト生成で得られるテストベクタ とテストプランから以下の方法でテスト系列長を求 めた.ここでテスト系列長とは全テストベクタの入力 と,その応答の観測に必要なクロック数である.結果 を表4に示す.

● 提案方式(ST)

(回路要素のテストベクタ数×回路要素のテストプラン長)の全テスト対象回路要素に対する和

完全スキャン(FS)

(テストベクタ数)×(スキャンパス長+1)+(ス キャンパス長)

ただし(スキャンパス長)=(フリップフロップ数)

完全スキャン方式と提案方式のテスト系列長の差は データパスのビット幅の増加に伴って急速に広がって いる.よって,提案方式が大規模なデータパスでのテ スト実行時間を大幅に削減することがわかる.

表 3 テスト生成時間(単位:秒) Table 3 Test generation time. (sec.)

	GCD		4thIIR		Paulin	
	$T_1 = 0.2$		$T_1 = 0.2$		$T_1 = 0.2$	
bit	T_{ST}	T_{FS}	T_{ST}	T_{FS}	T_{ST}	T_{FS}
8	1.1	0.5	0.8	0.7	1.2	1.4
16	1.6	1.7	1.3	2.2	2.8	4.5
32	5.8	7.5	14.2	33.7	11.3	18.2

表4 テスト系列長(単位:クロック) Table 4 Test sequence length. (clocks)

	GCD		4thIIR		Paulin	
bit	ST	\mathbf{FS}	ST	\mathbf{FS}	ST	\mathbf{FS}
8	254	1299	852	2715	1137	2792
16	470	5732	1392	8105	1503	8587
32	760	22794	2600	71224	2512	24524

[ハードウェアオーバヘッド] テスト容易化設計前 (org.),完全スキャン設計(FS)後,提案方式による テスト容易化設計(ST)後の回路を論理合成し,ゲー ト数を比較した.ここで,レジスタにホールド機能を 与えるために1bit当り3ゲート,スキャン機能を与 えるために3ゲート,ホールド機能とスキャン機能を 同時に与えるために4ゲートを要した.結果を表5に 示す.ただし,表中の%OHの項は次のとおり.

提案方式は完全スキャン方式に比べて小さいハード ウェアオーバヘッドで完全故障検出効率を保証してい る.4thIIRに対する提案方式でのオーバヘッドが他の 回路に対する提案手法のそれに比べて大きい.これは 4thIIRに含まれる定数乗算器(1入力1出力の演算モ ジュール)の入出力間においてマスク素子と制御入力 の制御だけでは全単射が実現できないために,乗ずる 定数として設計値のほかに定数1を選択できるように して入出力間で全単射が実現できるように機能を拡張 したためである.

提案方式では演算モジュールの入出力間で全単射が 実現できることを前提としているが,実際の回路では 定数乗算器やシフタなどがこの前提を満たさない.こ の場合入出力間で全単射が成り立つように回路要素の 機能を拡張することで提案手法が適用できる.4thIIR では5個の演算モジュールのうち3個が定数演算器で あり,すべての定数乗算器に対して全単射が実現でき るように機能の拡張を行った.実験結果は完全スキャ

表 5 ハードウェアオーバヘッド Table 5 Hardware overheads.

	GCD						
	org.		ST		\mathbf{FS}		
bit	#FF	#gate	#gate	%OH	#gate	%OH	
8	24	259	267	3.1	283	9.3	
16	48	529	545	3.0	677	28.0	
32	96	873	905	3.7	1161	33.0	
	4thIIR						
	org.		ST		\mathbf{FS}		
bit	#FF	#gate	#gate	%OH	#gate	%OH	
8	96	350	510	45.7	636	81.7	
16	192	1192	1512	26.8	1768	48.3	
32	384	4316	4641	7.5	5468	26.7	
	Paulin						
	org.		ST		\mathbf{FS}		
bit	#FF	#gate	#gate	%OH	#gate	%OH	
8	56	1152	1184	2.8	1240	7.6	
16	112	3848	3912	1.7	4042	5.0	
32	224	13848	13976	0.9	14200	2.5	

ンと比較した場合,提案方式のハードウェアオーバ ヘッドはこのような機能の拡張を行っても十分小さい ことを示唆している.

6. む す び

本論文では,与えられたレジスタ転送レベルデータ パスに対して,完全故障検出効率を保証するテスト 容易化設計法,及び,テスト容易化設計法を適用した データパス上の回路要素に対するテストプラン生成法 を示した.また,完全故障検出効率を保証するテスト 容易化設計法として完全スキャンと提案方式の比較実 験を3種類の回路に対して行うことで,ハードウェア オーバヘッド,テスト生成時間,テスト系列長の3点 で,特に大規模な回路において提案方式が完全スキャ ン方式より優れていることを示した.

今後の課題としては,データパスに対する条件の緩 和が挙げられる.具体的には,1)異なるビット幅を もつデータ信号線の混在する場合,2)3個以上のデー タ入力端子や2個以上のデータ出力端子をもつ回路要 素が存在する場合,にも適用できるようにアルゴリズ ムを拡張することを考えている.

謝辞 本研究に際し,多くの貴重な意見をいただい た本学の情報論理学講座の諸氏に深く感謝します.本研 究は一部(株)半導体理工学研究センター(STARC) との共同研究,及び,文部省科学技術研究費補助金・基 盤研究B(2)(課題番号09480054)の研究助成による.

文 献

- H. Fujiwara, "Logic testing and design for testability," The MIT press, Cambridge, 1985.
- J. Lee and J.H. Patel, "Hierarchical test generation under architectural level functional constraints," IEEE Trans. on CAD, vol.15, no.9, pp.1144–1151, Sept. 1996.
- [3] R.B. Norwood and E.J. McCluskey, "Orthogonal scan: Low overhead scan for data paths," Proc. 1996 Int. Test Conf., pp.659–668, 1996.
- [4] R.B. Norwood and E.J. McCluskey, "High-level synthesis for orthogonal scan," Proc. 15th VLSI Test Symp., pp.370–375, 1997.
- [5] S. Bhatia and N.K. Jha, "Genesis: A behavioral synthesis system for hierarchical testability," Proc. European Design and Test Conference, pp.272–276, 1994.
- [6] I. Ghosh, A. Raghunath, and N.K. Jha, "Design for hierarchical testability of RTL circuits obtained by behavioral synthesis," Proc. 1995 IEEE Int. Conf. on Computer Design, pp.173–179, 1995.
- [7] I. Ghosh, A. Raghunath, and N.K. Jha, "A design

for testability technique for RTL circuits using control/dataflow extraction," Proc. 1996 IEEE/ACM Int. Conf. on CAD, pp.329–336, 1996.

(平成 10 年 10 月 14 日受付, 11 年 2 月 5 日再受付)



和田 弘樹 (学生員)

平8阪大・工・通信卒.平10奈良先端 科学技術大学院大学博士前期課程了.現在 奈良先端科学技術大学院大学博士後期課程 に在学中.現在テスト容易化設計の研究に 従事.



増澤 利光 (正員)

昭 57 阪大・基礎工・情報卒.昭 62 同大 大学院博士後期課程了.同年同大情報処理 教育センター助手.同大基礎工助教授を経 て,平6奈良先端科学技術大学院大学情報 科学研究科助教授,現在に至る.平5コー ネル大客員準教授(文部省在外研究員).分

散アルゴリズム,並列アルゴリズム,テスト容易化設計,テス ト容易化高位合成に関する研究に従事.工博.ACM,IEEE, EATCS,情報処理学会各会員.



Kewal K. Saluja

ルーキー大学(インド)電気工学科卒. 1973 アイオワ大電気計算機工学科博士後 期課程了.現在,ウィスコンシン大(マディ ソン)電気計算機工学科教授.南カリフォ ルニア大,アイオワ大,ルーキー大,広 大,奈良先端大などで客員教授.テスト生

成,テスト容易化設計,フォールトトレラント計算,VLSI設 計,計算機アーキテクチャなどの研究に従事.工博.Journal of Electronic Testing: Theory and Applications (JETTA) Associate Editor.



藤原秀雄(正員)

昭44 阪大・工・電子卒.昭46 同大大学 院博士後期課程了.阪大工学部助手,明治 大理工学部教授を経て,現在奈良先端科学 技術大学院大学情報科学研究科教授.昭56 ウォータールー大客員助教授.昭59 マッ ギル大客員準教授.論理設計,高信頼設計,

設計自動化,テスト容易化設計,テスト生成,並列処理,計算 複雑度に関する研究に従事.著書"Logic Testing and Design for Testability"(The MIT Press)など.大川出版賞.工博. IEEE,情報処理学会各会員,IEEE Fellow,IEEE Golden Core Member.