

細川 利典 $^{\dagger}$  开上 智生 $^{\dagger\dagger}$  平岡 敏洋 $^{\dagger*}$  藤原 秀雄 $^{\dagger\dagger}$ 

Test Sequence Compaction Methods for Acyclic Sequential Circuits Using a Time Expansion Model

Toshinori HOSOKAWA<sup>†</sup>, Tomoo INOUE<sup>††</sup>, Toshihiro HIRAOKA<sup>†\*</sup>, and Hideo FUJIWARA<sup>††</sup>

あらまし 無閉路順序回路に対するテスト系列は,時間展開モデルを用いて生成することができる.本論文で は,時間展開モデルを用いて生成されるテスト系列は(1)テスト系列長が一定である(2)各外部入力に対する 未定義値(X)が存在する位置がテスト生成の対象故障とは無関係に決まる,という性質に着目し,静的圧縮,動 的圧縮の二つのテスト系列圧縮方法を提案する.まず,テスト系列の値に依存しないテンプレートを用いた静的 テスト系列圧縮方法を提案する.また圧縮後のテスト系列を逆変換したテストパターンで,時間展開モデルに対 して故障シミュレーションを実行する逆変換故障シミュレーションによる動的テスト系列圧縮方法を提案する. いくつかの実際の回路にパーシャルスキャン設計を適用して作成した無閉路順序回路で本提案方法を評価した結 果,テスト系列長を19~34%に削減することができた.

キーワード 時間展開モデル,無閉路順序回路,テスト系列圧縮,テンプレート,逆変換故障シミュレーション

# 1. まえがき

論

文-

近年のLSIの大規模化,複雑化により,LSIのテスト設計の自動化が必要不可欠となっている.LSIのテスト設計のコストを考えた場合,

(1)高い故障検出効率(例,95%以上)を達成するテスト系列を生成する時間

(2) 高い故障検出効率を達成するテスト系列の長 さ,すなわち LSI テスタでのテスト時間 の2点を挙げることができる.

一般の順序回路に対して現実的な時間で高い故障検 出効率を達成することは非常に困難なので(1)に関 するテスト設計コストを削減するためには,フルス キャン設計[1],[2]やパーシャルスキャン設計[3]~[9] に代表されるテスト容易化設計が必要である.パー シャルスキャン設計では回路中のどのフリップフロッ

 <sup>†</sup>松下電器産業株式会社半導体開発本部,守口市 Corporate Semiconductor Development Division, Matsushita Electric Industrial Co., Ltd., 3-1-1 Yagumo-Nakamachi, Moriguchi-shi, 570-8501 Japan
 <sup>††</sup>奈良先端科学技術大学院大学情報科学研究科,生駒市

Graduate School of Information Science, Nara Institute of Science and Technology, 8916–5 Takayama-cho, Ikoma-shi, 630–0101 Japan

\* 現在,京都大学大学院情報学研究科

プ(FF)をスキャン FF に置き換えるかということが 重要な問題である.無閉路順序回路は組合せテスト生 成アルゴリズムでテスト生成可能であることが知られ ている[6]~[9].したがって核回路(スキャン FF を取 り除いた回路)が無閉路順序回路になるようにスキャ ン FF を選択する[6]~[9]ことで,フルスキャン設計 に比べて小さいハードウェアオーバヘッドで高い故障 検出効率を得ることができる.特に文献[9]では,時 間展開モデルを用いた無閉路順序回路のテスト系列生 成方法が提案されいる.

また(2)に関するテスト設計コストを削減する解 決策として,テストパターンの圧縮技術がある.

このテストパターン圧縮技術に関して近年数多くの 論文[10]~[19]が発表されている.文献[10]~[13]は 組合せ回路を対象にしたテストパターン圧縮の方法, 文献[14]~[19]は順序回路を対象にしたテスト系列圧 縮の方法を提案している.

本論文では,文献[9] で提案された時間展開モデル を用いて得られたテスト系列を圧縮する方法を提案す る.時間展開モデルを用いて得られるテスト系列には, 生成されたテスト系列の値に依存しない規則があるこ とに着目し,次の二つの圧縮方法を提案する.

(1)静的圧縮方法

時間展開モデルに対する基本テンプレートを作成し, テスト系列長を最小にするテンプレートを求め,その テンプレートを用いる静的圧縮方法

(2) 動的圧縮方法

静的圧縮後に得られるテスト系列から,まだ故障シ ミュレーションが行われていないテスト系列を時間展 開モデルのテストパターンとして抽出する逆変換故障 シミュレーションによる動的圧縮方法.

本論文は次のような構成になっている.まず,2.で 時間展開モデルを用いた無閉路順序回路のテスト系列 生成方法について述べる.3.では,テンプレートを用 いた無閉路順序回路の静的なテスト系列圧縮方法につ いて述べる.また4.では,逆変換故障シミュレーショ ンによる動的圧縮方法について述べる.5.では,実際 の回路を用いた実験結果を示し,その考察を行う.6. では,本論文のまとめと今後の課題について述べる.

# 2. 時間展開モデルを用いた無閉路順序回路 のテスト系列生成方法

2.1 テスト生成

時間展開モデルを用いた無閉路順序回路のテスト系 列生成方法 [9] について,例を用いて説明する.図1は 無閉路順序回路Sの例を示す.図1において,FF1~ FF11はFF,1~9は組合せ論理部,PI1~PI3は外部 入力,POは外部出力を示す.

図 2 は図 1 の無閉路順序回路 S の時間展開モデル C(S) を示す.時間展開モデル C(S) は S の各外部出





力から外部入力まで,入力方向に組合せ論理部を展開 した組合せ回路である.C(S)の組合せ論理部,外部 入力,外部出力はラベル tをもつ.時間展開モデル C(S)において,ラベル tの組合せ論理部 aからラベ ル t+1の組合せ論理部 bにデータが入力されてい るときには,対応する無閉路順序回路 Sにおいて組合 せ論理部 a からのデータが一つの FFを通過して,1 時刻遅れて組合せ論理部 bに到着することを表してい る.図 2において,時間展開モデル C(S)の上部に書 かれている数は,その列に存在する組合せ論理部,外 部入力,外部出力のラベルを表す.また,組合せ論理 部の黒塗りの部分は,外部出力又は他の組合せ論理部 の入力のいずれにも到達不可能である信号線又は論理 ゲートを表し,時間展開モデルから除去されている.

無閉路順序回路 S の故障  $f_a$  に対応する時間展開モ デル C(S) の故障  $f_e$  は,故障  $f_a$  の存在する組合せ 論理部と対応する C(S) の各組合せ論理部の同じ位置 (信号線)に存在する一つの多重故障となる.例えば, 図 1 の無閉路順序回路 S の組合せ論理部 3 中の故障 は,図 2 の時間展開モデル C(S)に示すように組合せ 論理部 3 が二つ存在するので,時間展開モデル C(S)では一つの 2 重故障として扱う.ここで,無閉路順序 回路 S の故障集合を  $F_a$ ,  $F_a$  に対応する時間展開モデ ル C(S) の故障集合を  $F_e$  としたとき,以下のことが 成り立つ [9].

(1) 無閉路順序回路 S の任意の故障  $f_a \in F_a$  に ついて,  $f_a$  に対応する時間展開モデル C(S) の故障  $f_e \in F_e$  がただ一つ存在する.

(2) 故障  $f_a \in F_a$  に対するテスト系列が存在す るとき,かつそのときに限り,故障  $f_a$  に対応する故 障  $f_e \in F_e$  に対するテストパターンが存在する.

(3) 故障  $f_e \in F_e$  に対するテストパターンは,対応する故障  $f_a$  に対するテスト系列に変換可能である.

すなわち,時間展開モデル C(S)の故障に対して生成したテストパターンは無閉路順序回路Sのテスト系列に変換可能で,その変換したテスト系列で対応する無閉路順序回路の故障を検出することができる.よって,時間展開モデル C(S)に対して組合せテスト生成(多重故障対応)を適用し,テストパターンを生成することができる.その後で,時間展開モデル C(S)で生成したテストパターンを C(S)の各外部入力の存在するラベルの値を参照して,無閉路順序回路Sのテスト系列に変換する.

図 2 の時間展開モデル C(S) のある故障に対して生

#### 論文 / 時間展開モデルを用いた無閉路順序回路のテスト系列圧縮方法

Table 1 Test sequences for S. (b) Test sequence  $T_2$ (a) Test sequence  $T_1$ Time Time (時刻) PI1PI2PI3(時刻) PI1PI2PI30 1 0 0 1 0 0 0 11 х х 11 х х 2 2 х х х х х х 3 х х х 3 х Х х 4х х  $^{4}$ х 0 х 1  $\mathbf{5}$ х х 0  $\mathbf{5}$ х х 1  $\mathbf{6}$ х х х  $\mathbf{6}$ Х Х х

表1 S のテスト系列

成されたテストパターンを (*PI*1(0), *PI*2(0), *PI*3(0), *PI*1(1), *PI*2(4), *PI*3(5)) = (0, 1, 0, 1, 1, 0) とする と (*PIi*(*t*): ラベル t に存在する外部入力 *PIi* の値), 回路 S における時刻 0 の PI1 の値は 0, 時刻 0 の PI2 の値は 1,時刻 0 の PI3 の値は 0,時刻 1 の PI1 の値 は 1,時刻 4 の PI2 の値は 1,時刻 5 の PI3 の値は 0 となり,無閉路順序回路 S のテスト系列は表 1 (a) に 示されるテスト系列に変換される.

2.2 圧 縮

時間展開モデル C(S) で生成された二つのテストパ ターン  $t_1 = (0, 1, 0, 1, 1, 0), t_2 = (0, 0, 1, 1, 0, 1)$ を無閉路順序回路 S のテスト系列に変換した二つのテ スト系列をそれぞれ  $T_1, T_2$  とする.テスト系列  $T_1$  を 表 1 (a) に,テスト系列  $T_2$  を表 1 (b) に示す.テス ト系列  $T_1$  中に未定義 (X) の部分が存在するので,テ スト系列  $T_2$  はテスト系列  $T_1$  の時刻 2 から入力でき る.したがって,表 2 に示すようにテスト系列  $T_1$  と  $T_2$  を圧縮したテスト系列 T を生成することができる.

また,テスト系列 T<sub>1</sub>, T<sub>2</sub> に示すように,テスト系 列において 0 又は 1 に値が決定している箇所と X で ある箇所は,すべてのテスト系列について一定である. この情報から複数のテスト系列が圧縮可能か否かは, テスト系列中の値に関係なく決定できる.よって,テ スト系列が生成される前の段階で,静的に圧縮方法が 決定でき,圧縮時に高速にテスト系列を圧縮すること ができる.この静的圧縮方法については次の3.で述 べる.

表 2 に示すテスト系列 T に着目すると, まだ Xの部分が残っているので,表 3 に示すように, X の 部分に対してランダムに 0 又は 1 の値を設定したテ スト系列 T'を生成する.この T'において, 例えば, 時刻 1 から時刻 7 のテスト系列に着目すると, テスト 系列  $T_1, T_2$ とは別のテスト系列であることがわかる. このテスト系列を無閉路順序回路 S に対して故障シ

表:	2 圧縮 テス	宿された スト系列	: ] : T	表3	表 3 X に 0 , 1 を設定した テスト系列:T′			
Table	2 Cc	mpact	ed test	Table	e 3 Tes	t seque	ence af	$\operatorname{ter}$
	sec	quence	: T.		sett	ing 0 d	or 1 to	Xs
Time in $T: T'$ .								
(時刻)	PI1	PI2	PI3	Tim	е			
0	0	1	0	(時刻	) PI1	PI2	PI3	
1	1	х	х	0	0	1	0	
2	0	0	1	1	1	0	1	
3	1	х	Х	2	0	0	1	
4	х	1	х	3	1	1	0	
5	х	х	0	4	0	1	0	
6	х	0	х	5	1	0	0	
7	х	х	1	6	0	0	0	
8	х	х	х	7	1	1	1	
				8	0	0	1	

ミュレーションを実行すれば,新たに未検出故障を検 出できる可能性がある.また,そのテスト系列を時間 展開モデルC(S)のテストパターンに逆変換すると, (PI1(0), PI2(0), PI3(0), PI1(1), PI2(4), PI3(5)= (1,0,1,0,0,0)になり,このテストパターンで時 間展開モデルC(S)に対して,故障シミュレーション を実行することもできる.時間展開モデルC(S)は組 合せ回路なので,故障シミュレーションの実行速度は 無閉路順序回路Sに比べて速くなる.この逆変換故障 シミュレーションによる動的圧縮方法については4. において述べる.

# テンプレートを用いた無閉路順序回路の 静的テスト系列圧縮方法

本章では,テンプレートを用いた無閉路順序回路の テスト系列の圧縮方法について述べる.

3.1 諸 定 義

まず,無閉路順序回路のテスト系列圧縮方法を説明 するために必要な用語を定義する.

[定義1](テンプレート)外部入力( $P_0, P_1, ..., P_{w-1}$ )をもつ回路に対するテスト系列Tを考える(wは外部入力数). Tのテスト系列長をlとする. Tの時刻tにおける外部入力 $P_i$ の値をT(t,i)と表記する. テスト系列TにおけるT(t,i) = 0又は1を満たすすべての値( $0 \le t < l, 0 \le i < w$ )をbに置き換えてできるテスト系列T'を,テスト系列Tのテンプレートという.また,X又はbからなるテスト系列を単にテンプレートという.また,T'のテスト系列を デンプレートの長さ又はテンプレート長といい(テンプレート T'中にbが存在する最大時刻)-(bが存在する最大時刻))+1をテンプレートT'の有効長と



図 3 スキュー 2 で圧縮可能な例 Fig. 3 Example that T is compatible with skew 2.

いう.

[定義2](圧縮可能)外部入力  $(P_0, P_1, \ldots, P_{w-1})$ をもつ回路に対する二つのテンプレート  $T_1, T_2$ を考える (wは外部入力数). $T_1, T_2$ のテンプレート長を それぞれ  $l_1, l_2$ とする. $T_1, T_2$ の時刻 tにおける外部 入力  $P_i$ の値をそれぞれ  $T_1(t,i), T_2(t,i)$ と表記する. 任意の  $i(0 \le i < w)$ について,次の二つの条件のう ちいずれかを満たす非負の整数 kが存在するとき, $T_2$ は  $T_1$ にスキュー kで圧縮可能であるという.

(1)  $k \ge l_1$ 

(2)  $k \leq t < \min\{l_1, k+l_2\}$ となる任意の t につ いて,  $T_1(t,i) = X$ ,又は, $T_2(t-k,i) = X$ となる.

また, $T_1 = T_2$ のとき, $T_1(T_2)$ はスキューkで圧縮可能であるという.

 $T_2$ は  $T_1$ にスキュー k で圧縮可能であるときに,実際に圧縮して生成されるテンプレート T は表 4 に示す演算  $\cap_c$ を用いると,任意の  $i(0 \leq i < w)$ について,以下の式で表すことができる.

$$T(t,i) = \begin{cases} T_1(t,i) & 0 \leq t < \min\{l_1,k\}, \\ k+l_2 \leq t < l_1 \\ T_1(t,i) \cap_c T_2(t-k,i) \\ k \leq t < \min\{l_1,k+l_2\} \\ X & l_1 \leq t < k \\ T_2(t-k,i) & \max\{l_1,k\} \leq t < k+l_2 \end{cases}$$

例1:図3はTがスキュー2で圧縮可能であるとき に,圧縮して生成したテンプレートT'を示している.

[定義3](基本テンプレート) 無閉路順序回路をS, Sの時間展開モデルを C(S), C(S) に対して得られた テストパターンを t とする. ただし, テストパターン

表 5 図 2 の基本テンプレート

Table 5 Primitive template for Fig. 2.

Time (時刻)	PI1	PI2	PI3
0	b	b	ь
1	ь	х	х
2	Х	Х	х
3	Х	Х	х
4	Х	b	х
5	Х	Х	ь
6	Х	Х	х

tには未定義を表す X は含まれないものとする.こ のとき,テストパターン tをSのテスト系列 T に変 換し,テスト系列 T のテンプレートを T'とする.こ のテンプレート T'を時間展開モデル C(S)に対する 基本テンプレートという.

例2:図2の時間展開モデルの基本テンプレートを 表5に示す.

3.2 問題の定式化

時間展開モデル C(S) で生成されるすべてのテスト パターン数を n とすると, n 個のテストパターンを それぞれ無閉路順序回路 S のテスト系列に変換し, n 個のテスト系列を圧縮して,全体のテスト系列長を最 小化することが,理想的な目標である.しかしながら, n 個のテスト系列を圧縮して,全体のテスト系列長を 最小にすることは,計算量が膨大となるために困難で あると考えられる.

そこで本節では,ある一定長のテンプレート中に, 最大個の基本テンプレートを圧縮して,かつテンプ レートの有効長を最小にする部分問題を解き,全体の テスト系列長を短縮する.この部分問題を解く圧縮 方法は4.で述べる動的圧縮方法と組み合わせること ができ,更に圧縮が可能となる.ある一定長のテンプ レート中に,最大個の基本テンプレートを圧縮して, かつテンプレートの有効長を最小にする最適化問題 の定式化を行う.この定式化を行う前に,基本テンプ レートがスキュー k で圧縮可能であることを表現する 圧縮可能グラフを以下に定義する.

[定義 4]( 圧縮可能グラフ) 圧縮可能グラフは無向 グラフ G = (V, E, t) であり,頂点  $v \in V$  は,基本 テンプレートを表し,各頂点にはラベル  $t: V \rightarrow Z+$ (Z+ は非負の整数を表す)が付けられている.また  $\forall u, v \in V (u \neq v)$ において  $t(u) \neq t(v)$ が成り立つ. 辺  $(u,v) \in E$  は,基本テンプレートはスキュー |t(u) - t(v)|で圧縮可能であることを表す. 圧縮可能グラフからクリーク(部分完全グラフ)を 形成する頂点の集合を取り出し,頂点の個数の基本テ ンプレートを各頂点のラベル t の値をスキューとして 圧縮を行い,圧縮に用いるテンプレートを生成する. このとき,できるだけ数多くの頂点を取り出せば,圧 縮効率の高いテンプレートになる.このことは以下の 最大クリーク(頂点数が最大であるクリーク)抽出問 題[20]としてとらえることができる.

## [最大クリーク抽出問題]

入力: 圧縮可能グラフ G(V, E, t)

出力: クリークサイズ |C| が最大となる C のうち,  $|\max t(v) - \min t(u)|$  が最小となるクリーク C.ただし, $v, u \in C$  かつ  $v \neq u$  で,  $\max t(v)$  は最大のラベル値,  $\min t(u)$  は最小のラベル値である.

例3:図4に示す圧縮可能グラフのクリークについ て考察する.基本テンプレートは表6に示す.図4に おいて,三つのクリーク*C*1,*C*2,*C*3を考えてみる.

 $C1 = \{0, 1, 7\}, C2 = \{0, 1, 2\}, C3 = \{0, 1\}$ である.  $C1 \ge C2$ は最大クリークである. C1からテンプレートを生成する. 三つの基本テンプレートをスキュー 1,7 で圧縮することにより生成されるテンプレートの有効長は 13 となる. ここで,時間展開モデルで生成される総テストパターン数を n 個とするとき, C1から生成したテンプレートを用いて圧縮を行うと,無閉路順序回路の全体のテスト系列長は 13n/3となる. 同様にして, クリーク C2, C3から得られるテンプレートの有効長はそれぞれ 8,7 となり,また,



図4 表6の圧縮可能グラフ Fig.4 Compatibility graph for Table 6.

表 6	基本テンプ	レート
Table 6	Primitive	template.

Time (時刻)	PI1	PI2	PI3
0	b	ь	b
1	Х	х	Х
2	Х	х	х
3	х	b	х
4	ь	х	х
5	х	х	ь

全体のテスト系列長はそれぞれ 8n/3, 7n/2 となる.

C1 と C2 のそれぞれの無閉路順序回路におけるテ スト系列長を比較すると, C2 が C1 よりも短いこと がわかる.このことは, | 最大ラベル値 – 最小ラベル 値 | の比較において, C1 が |7-0|, C2 が |2-0| と なることから明らかである.また, C2 と C3 を比較 した場合, C2 の方が無閉路順序回路の全体のテスト 系列長が短いことがわかる.よって, | 最大ラベル値 – 最小ラベル値 | が最小となる最大クリークを求める と, 圧縮効率の高いテンプレートが生成できることが わかる.

3.3 ヒューリスティックアルゴリズム

本節では,圧縮に用いるためのテンプレートを生成 するヒューリスティックアルゴリズムについて述べる. 圧縮可能グラフから最大クリークを抽出するヒューリ スティックとして,圧縮可能グラフの辺(u,v)に対し て以下のようにして求められる重みw(u,v)を付け ることにする.頂点u, vの隣接頂点集合をnbr(u), nbr(v)とし,nbr(u)-v, nbr(v)-uをそれぞれA, Bとする.そして, $|A \cup B| - |A \cap B|$ を重みw(u,v)とする.この重みが表す数字は,頂点u, vをクリーク に加えたときに,頂点u, vの隣接頂点の中で,クリー クに加えることができなくなる隣接頂点の数になる.

図 5 に与えられた圧縮可能グラフから最大クリー クを抽出するヒューリスティックアルゴリズムを示す. 図 5 の関数 Extract\_max\_clique で説明すると,まず 0 のラベルが付いた頂点 v をクリークの頂点集合 *C* に初期値として加える.次に *C* に含まれる各頂点 *u* 

```
Extract_max_clique(G)
                                       /* G = (V, E, t) */
     C = \{v \text{ s.t. } t(v) == 0\};
     while((S = Candidates(C)) ! = \phi){
           v=Best_vertex(S,C);
          C = C \bigcup \{v\};
     }
     return C;
3
Candidates (C)
     S = \{v \mid v \in V - C \land \forall u \in C, \exists (u, v) \in E\};
    /* S is a set of vertices s.t. any vertex in C is compatible with them */
    return S;
3
Best_vertex(S, C)
                                            /* heuristics */
{
     V1 = \{ v \mid \Sigma w(u, v) \text{ is minimum in } S, u \in C \};
     V2 = \{ v \mid lnbr(v) \mid is maximum in V1 \};
    V3 = \{v \mid t(v) \text{ is minimum in } V2\};
    return (one vertex selected from V3);
}
```

図 5 テンプレート生成ヒューリスティックアルゴリズム Fig. 5 Heuristic algorithm of a template generation. の隣接頂点集合の積集合を求め,それを新たに Sと する(関数 Candidates). S が  $\phi$ (空集合)になるま で,Sの探索とSの中から一つの頂点vを選択し, C に挿入する処理を繰り返す.この「S の中から一つ の頂点 v を選択する」ときには、候補となる頂点の集 合 S の各頂点 v について,以下の(1)から(3)の 三つの評価尺度を求め,ただ一つの頂点を選択できる まで(1)から優先的に用いる.すなわち(1)を満た す頂点がただ一つ存在するならばその頂点を選択し, 複数あるならばその中で(2)を満たす頂点を選択す る.更に(2)を満たす頂点が複数あるならば,その中 で(3)を満たす頂点を選択する(関数 Best\_vertex). (1) 頂点 v とクリークの頂点集合 C にあるすべ ての頂点 u との間にある辺 (v, u) に付けられた重み w(v,u)の総和が最も小さい頂点を選択する(頂点集 合 V1). 重みの総和が最小となる頂点を選択するこ とで, C に加えられる可能性がある頂点数が増加し,

結果として最終的に得られる C の頂点数が多くなる. すなわちテンプレートに圧縮される基本テンプレート 数が多くなる可能性がある.

(2) 頂点集合 V1 において, 隣接頂点数が最も多 い頂点を選択する(頂点集合 V2).

隣接頂点数が最大の頂点を C に加えることで(1) と同様にテンプレートに圧縮される基本テンプレート 数が多くなる可能性がある.

(3) 頂点集合 V2 において, ラベル t が最小とな る頂点を選択する(頂点集合 V3).

ラベル t が最小となる頂点を選択することで,生 成されるテンプレートの有効長を短くできる可能性が ある.

以上の手順に従ってクリーク C を抽出した後, C に含まれる頂点数の基本テンプレートを, C に含まれ る頂点の各ラベル値をスキューとして圧縮することで, 無閉路順序回路の圧縮に用いるテンプレートを生成す る.ATPG時には,生成したテンプレートを繰り返し 使用する.また,テンプレートは一つ前に使用したテ ンプレートの有効長の時刻から重ねて置くことが可能 である.

例4:表5の基本テンプレートをスキュー9まで考慮に入れた圧縮可能グラフ(頂点数10)を図6に示す.また,図6の圧縮可能グラフについて,図5に示したヒューリスティックアルゴリズムを用いて求めたクリークは{0,3,6,9}となり,図7に示すテンプレートが圧縮に用いるテンプレートとして生成される.



図 6 表 5 の圧縮可能グラフ Fig. 6 Compatibility graph for Table 5.



Fig. 7 Template generated from Fig. 6.

# 逆変換故障シミュレーションによる無閉 路順序回路の動的圧縮方法

図8に,テンプレートを用いた静的テスト系列圧縮 方法と逆変換故障シミュレーションによる動的テスト 系列圧縮方法を含んだ無閉路順序回路のテスト系列生 成アルゴリズムを示す.

まず,与えられた無閉路順序回路Sの時間展開モ デルを生成する.続いて,圧縮可能グラフからテンプ レートを生成する.テンプレートはN 個の基本テン プレートを圧縮して生成されたとする.つまり,時間 展開モデル上で生成されたN 個のテストパターンは, テンプレートを参照してテスト系列の定められた位 置に無条件に変換(圧縮)できることを意味する.し かし,テンプレートにおいて,そのN 個のテストパ ターンが変換される部分以外は故障シミュレーション を実行していないことになる.そこで,「時間展開モ デルの未検出故障f に対してテストパターン生成 → 時間展開モデル上で故障シミュレーション → 未検出 故障集合F から検出故障を削除 → 無閉路順序回路 のテスト系列に変換」という操作をN 回繰り返した 後 (n == N) に, 圧縮後のテスト系列において, ま だ故障シミュレーションを実行していない基本テンプ レート長分のテスト系列を逆変換して時間展開モデル のテストパターンを抽出する.具体的には,まだ故障 シミュレーションを実行していないテスト系列の先頭 に基本テンプレートの先頭を重ね合わせて,基本テン プレートの b の位置に重ね合わさったテスト系列の値 を取り出す.続いて,その抽出したテストパターンを 用いて時間展開モデル上で故障シミュレーションを実 行し,検出故障を未検出故障集合 F から削除すると いうものである(逆変換故障シミュレーション).た だし,逆変換故障シミュレーションを行う前に,圧縮 後のテスト系列に存在する X にランダムに 0 か 1 の 値を設定しておくものとする.最終的に得られるテス ト系列は,テンプレートを用いて圧縮したテスト系列 を一つ前のテンプレートを用いて圧縮したテスト系列 の有効長の時刻から重ねていく操作を繰り返すことに より生成できるので,以上で述べた「N回のテストパ ターン生成 → 逆変換故障シミュレーション」という 処理を未検出故障集合 F が空集合になるまで繰り返 すことになる.

Test\_generation\_acyclic(S)

}

Generate a time expansion model corresponding to S. Generate a template for a test sequence compaction. (compacted N primitive templates) n = 0.for (undetedcted fault  $f \in F$ ) { Select a fault f from undetected fault set F. Generate a test pattern for f in the time expansion model. Perform fault simulation for the time expansion model with the test pattern. Remove detected faults from F. Transform the test pattern into a test sequence with a test sequence compaction using the template. n++; if (n = N){ Extract test patterns by a reverse transformation. Perform fault simulation for the time expansion model with the test patterns. Remove detected faults from F. n = 0;} } 静的,動的圧縮を含んだ無閉路順序回路のテスト系 図 8 列生成アルゴリズム Fig. 8 Test sequence generation algorithm including

static and dynamic compaction.

例 5:図7のテンプレートを圧縮に用いるテン プレートとする.図7のテンプレートは表5の4 個の基本テンプレートを圧縮したものである.ま たここでは,時間展開モデル上で生成した四つの テストパターン (*PI*1(0), *PI*2(0), *PI*3(0), *PI*1(1), *PI*2(4), *PI*3(5)) = (0,1,0,0,0,1), (1,1,0,0,1,0), (1,0,1,0,0,0), (0,0,0,0,0) があるとする.この 四つのテストパターンを変換した四つのテスト系列を テンプレートを用いて圧縮すると,図9に示すような テスト系列になる.圧縮に用いたテンプレートの有効 長は15であるので,次のテンプレートを用いて圧縮 したテスト系列と重なる時刻は時刻15である.よっ て,時刻0~時刻14までのテスト系列中に存在する X にランダムに0又は1を設定する.図10に示す





Fig. 9 Example of compaction using the template of Fig. 7.



図 10 時間展開モデルのテストパターン抽出の例



ように,時刻 1~時刻 7 までのテスト系列を逆変換 して,テストパターン (0,0,0,1,0,1)を抽出した.ま た,図 10 において,値を抽出した部分を四角で囲ん だ.同様に,時刻 2~時刻 8 までのテスト系列を逆変 換して,テストパターン (1,0,1,1,0,0),時刻 4~時 刻 10 までのテスト系列を逆変換して,テストパター ン (0,0,0,1,1,0),時刻 5~時刻 11 までのテスト系列 を逆変換して,テストパターン (1,0,1,1,0,1),時刻 7~時刻 13 までのテスト系列を逆変換して,テストパ ターン (0,1,0,1,0,1),時刻 8~時刻 14 までのテス ト系列を逆変換して,テストパターン (1,1,0,0,0,1) をそれぞれ抽出できる.

## 5. 実験結果

表7に実験に用いる実際の回路(#1~#4)の特性 を示す.表7において,#PIは外部入力数,#POは 外部出力数,#FFはFF数,SRは回路をテスト時に 無閉路順序回路にするために必要なスキャンFFの割 合(スキャン化率),#GATEは2入力NANDゲート 換算でのゲート数をそれぞれ表す.表8に圧縮可能グ ラフの頂点数を変化させて,提案したヒューリスティッ クアルゴリズムを用いてテンプレートを生成する実験 結果を示す.表8において,NVは圧縮可能グラフの 頂点数,CPU(単位:秒)は圧縮に費やしたCPU時 間すなわち圧縮可能グラフの作成とクリーク抽出に要 したCPU時間(Ultra2使用,動作速度:296 MHz, SPECint95:12.1,SPECfp95:18.3),VLは生成し

表7 実験回路の特性 Table 7 Properties of experimental circuits. 回路名 | #PI | #PO | #FF | SR(%) | #GATE

凹跲石	#₽1	#PO	#FF	SR(%)	#GATE
#1	97	16	176	0	4687
#2	113	16	272	0	4706
#3	342	11	1550	61.9	11682
#4	673	487	3744	72.5	51135

表8 実験結果:テンプレート生成 Table 8 Experimental results: Template generation.

回路	NV	CPU	VL	NP	TL	$\mathbf{CR}$
#1	8	0.01	12	3	984	4.00
	15	0.02	18	5	864	3.60
	114	1.16	119	37	738	3.22
	171	6.54	176	56	720	3.14
	200	8.35	205	66	708	3.11
#2	11	0.01	16	3	1616	5.33
	21	0.02	29	5	1762	5.80
	153	1.50	162	30	1635	5.40
	200	4.66	209	39	1622	5.36
	304	25.70	314	58	1638	5.41

たテンプレートの有効長, NP は圧縮した基本テン プレート数,TLは全体のテストパターン長,CRは VL/NP で圧縮効率をそれぞれ表す.CR の値が小さ いほど,圧縮効率が高くなる.実験結果は#1,#2の み示す.#3と#4は結果として一定のスキュー値の 整数倍で基本テンプレートの圧縮を繰り返したテンプ レートが生成される.つまり二つの基本テンプレート をテンプレートの有効長が最短になるように圧縮し、 更に圧縮したテンプレートと基本テンプレートを同様 に圧縮して新たなテンプレートを生成する方法(貪欲 なアルゴリズム)を使用した場合と同一の結果になっ た.表8に示すように圧縮可能グラフの頂点数が多く なるほどテンプレートの生成に時間がかかるが、圧縮 可能グラフの頂点数が200個程度であれば,ほとんど 無視できる時間内で生成できることがわかる.圧縮効 率と頂点数についての考察は今後の課題として残る.

表9にヒューリスティックアルゴリズムの有効性を 評価するために,圧縮可能グラフから圧縮効率が最も 高くなる最大クリークを抽出して生成したテンプレー トとの比較を行った実験結果を示す.

表 9 において HVL, HNP, HCR はヒューリス ティックアルゴリズムを用いて生成したテンプレート の有効長, 圧縮する基本テンプレート数, 圧縮効率 (HVL/HNP)をそれぞれ示し, OVL, ONP, OCR は最大クリークから生成したテンプレートの有効長, 圧縮する基本テンプレート数, 圧縮効率(OVL/ONP) をそれぞれ表す.表9の結果から提案したヒューリス ティックアルゴリズムはほぼ最高の圧縮効率を達成し ていることがわかる.また, 圧縮可能グラフの頂点数 は200とした.以後テンプレートを用いた圧縮の実験 は頂点数200で行う.

表 10 にテンプレートを用いた圧縮方法を評価し た実験結果を示す.表 10 において,NC は圧縮を行 わない実験結果,TC はテンプレートを用いて圧縮を 行った実験結果,3TC はテスト系列の先頭から X,0,1 の3値の圧縮演算で圧縮可能[8],[17]である部分を探 索し,圧縮可能である部分を探索した時点で圧縮を 行った実験結果を示す.CPU(単位:秒)は圧縮時 間(Ultra2使用,動作速度:296 MHz,SPECint95:

表9 実験結果:ヒューリスティックアルゴリズム Table 9 Experimental results: Heuristic algorithm.

回路	HVL	HNP	HCR	OVL	ONP	OCR
#1	206	66	3.12	205	67	3.06
#2	209	39	5.35	208	39	5.33

### 表10 実験結果:テンプレートを用いた圧縮方法

 Table 10
 Experimental results: Compaction method using a template.

回路	NC	TC			NC TC 3TC			
	TL	CPU	TL	TR	CPU	TL	TR	
#1	1589	8.85	708	44.56	6.08	910	57.27	
#2	3030	4.58	1622	53.53	5.86	1821	60.10	
#3	1140	13.17	584	51.23	9.98	572	50.18	
#4	13740	8.86	7573	55.12	5137.75	6791	49.43	

#### 表 11 逆変換故障シミュレーションを用いた圧縮方法の 実験

Table 11
 Experimental results: Compaction method using reverse transformation fault simulation.

回路	TC		TCRF				
	CPU	TL	CPU	TL	TR1	TR2	
#1	215.88	708	136.92	287	40.53	18.06	
#2	138.24	1622	74.57	803	49.51	26.50	
#3	44.32	584	51.54	351	60.10	30.79	
#4	1150.23	7573	1525.21	4792	63.28	34.88	

12.1, SPECfp95: 18.3), TL は全体のテスト系列長, TR は NC のテスト系列長を基準とした TC 又は 3TC のテスト系列長の割合を示す.TCはNCに比べて, テスト系列長を45~55%に削減することができた.ま た 3TC と比較すると, テスト系列長は複数の基本テ ンプレートの圧縮を同時に考えることによって効果の あった#1,#2の回路に対してはTCのテスト系列長 のほうが短く,#3,#4の回路に対しては,3TCのほ うが短くなる.圧縮時間に関しては,#1~#3の回路 については TC, 3TC ともほぼ同程度であるが, 大規 模回路である#4 については TC は 3TC の約 57 倍の 速度でテスト系列の圧縮を行うことができた.表 11 に逆変換故障シミュレーションを用いた圧縮方法を評 価する実験結果を示す.表 11 において, TC はテン プレートを用いた圧縮のみを行った実験結果,TCRF はテンプレートを用いた圧縮と逆変換故障シミュレー ションを用いた圧縮を組み合わせて行った実験結果, TR1はTCのテスト系列長を基準としたTCRFのテ スト系列長の割合, TR2 は表 10の NC のテスト系 列長を基準とした TCRF のテスト系列長の割合を示 す. CPUは ATPG 時間, TL 全体のテスト系列長で ある.TCRFはTCに比べて全体のテスト系列長を 41~63%に, NCに比べて全体のテスト系列長を19~ 34%に削減することができ,静的圧縮と動的圧縮を組 み合わせて更にテスト系列を圧縮することができた.

# 6. む す び

本論文では,テンプレートを用いた無閉路順序回路 の静的テスト系列圧縮方法と逆変換故障シミュレー ションによる無閉路順序回路の動的テスト系列圧縮方 法を提案した.実際の回路で提案方法を評価した結果, 以下の結論を得ることができた.

(1)提案したヒューリスティックアルゴリズムは 効果的である.

(2) テンプレートを用いた圧縮を用いることで, テスト系列長を45~55%に短縮することができた.

(3) 逆変換故障シミュレーションによる圧縮を用 いることで,テスト系列長を更に41~63%に短縮する ことができた.

今後の課題として,以下のことが挙げられる.

(1) 圧縮効率と圧縮可能グラフの頂点数の関係を考察する.

(2) 逆変換故障シミュレーションによる圧縮方法 をより圧縮効率が高くなるように改善する.

謝辞 本論文に関し,貴重な御意見をいただいた松 下電器産業株式会社(株)半導体開発本部の辻史郎氏, 太田光保氏,川口謙一氏,並びに,奈良先端科学技術 大学院大学の増澤利光助教授,井上美智子助手に感謝 致します.

### 文 献

- H. Fujiwara, Logic Testing and Design for Testability, The MIT Press, 1985.
- [2] M. Abramovici, M.A. Breuer, and A.D. Friedman, Digital Systems Testing and Testable Design, Computer Science Press, 1990.
- [3] K.-T. Cheng and V.D. Agrawal, "A partial scan method for sequential circuits with feedback," IEEE Trans. Comput., vol.39, no4, pp.544–548, April 1990.
- [4] D.H. Lee and S.M. Reddy, "On determining scan flipflops in partial scan design approach," Proc. IEEE Proc. Int. Conf. Computer-Aided Design, pp.322– 325, Nov. 1990.
- [5] S.T. Chakradhar, A. Balakrishnan, and V.D. Agrawal, "An exact algorithm for selecting partial scan flipflops," Proc. ACM/IEEE Design Automation Conf., pp.81–86, June 1994.
- [6] R. Gupta, R. Gupta, and M.A. Breuer, "The BAL-LAST methodology for structured partial scan design," IEEE Trans. Comput., vol.39, no.4, pp.538– 544, April 1990
- [7] T. Takasaki, T. Inoue, and H. Fujiwara, "Partial scan design methods based on internally balanced structure," IEEE Proc. Asia and South Pacific Design Automation Conf., pp.211–216, Feb. 1998.

- [8] T. Hosokawa, T. Hiraoka, M. Ohta, M. Muraoka, and S.Kuninobu, "A partial scan design method based on n-fold line-up structures," IEEE Proc. Asian Test Symp., pp.306–311, Nov. 1997.
- [9] T. Inoue, T. Hosokawa, T. Mihara, and H. Fujiwara, "An optimal time expansion model based on combinational ATPG for RT level circuits," IEEE Proc. Asian Test Symp., pp.190–197, Dec. 1998.
- [10] P.Goel and B.C. Rosales, "Test generation and dynamic compaction of tests," IEEE Proc. Int. Test Conf., pp.189–192, Oct. 1979.
- G. Tromp, "Minimal test sets for combinational circuits," IEEE Proc. Int. Test Conf., pp.204–209, Oct. 1991.
- [12] I. Pomeranz, L.N. Reddy, and S.M. Reddy, "COM-PACTEST: A method to generate compact test sets for combinational circuits," IEEE Proc. Int. Test Conf., pp.194–203, Oct. 1991.
- [13] S. Kajihara, I. Pomeranz, K. Kinoshita, and S.M. Reddy, "Costeffective generation of minimal test sets for stuck-at faults in combinational logic circuits," IEEE Trans. on Computer-Aided Design, pp.1496– 1504, Dec. 1995.
- [14] I. Pomeranz and S.M. Reddy, "Dynamic test compaction for synchronous sequential circuits using static compaction techniques," IEEE Proc. Fault-Tolerant Computing Symp., pp.53–61, June 1996.
- [15] I. Pomeranz and S.M. Reddy, "On static compaction of test sequences for synchronous sequential circuits," ACM/IEEE Proc. Design Automation Conf., pp.215– 220, June 1996.
- [16] I. Pomeranz and S.M. Reddy, "Vector restoration based static compaction of test sequences for synchronous sequential circuits," IEEE Proc. Int. Conf. on Computer Design, pp.360–365, Oct. 1997.
- [17] T.M. Niermann, R.K. Roy, J.H. Patel, and J.A. Abraham, "Test compaction for sequential circuits," IEEE Trans. on Computer-Aided Design, vol.11, no.2, pp.260-267, Feb. 1992.
- [18] M.S. Hsiao, E.M. Rudnick, and J.H. Patel, "Fast algorithm for static compaction of sequential circuit test vectors," IEEE Proc. VLSI Test Symp., pp.188– 195, April 1997.
- [19] S.T. Chakradhar and A. Raghunathan, "Bottleneck removal algorithm for dynamic compaction in sequential circuits," IEEE Trans. on Computer-Aided Design, vol.16, no.10, pp.1157–1172, Oct. 1997.
- [20] Giovanni De Micheli, Synthesis and optimization of digital circuits, McGraw-Hill, Inc., 1994.

(平成 10 年 10 月 23 日受付, 11 年 2 月 10 日再受付)



#### 細川 利典

昭 62 明大・工・電子通信卒.同年松下 電器産業(株)入社.論理シミュレーショ ンエンジン,テストパターン生成,故障シ ミュレーション,テスト容易化設計,上流 テストの研究開発に従事.情報処理学会, IEEEE 各会員.



### 井上 智生 (正員)

昭 63 明大・工・電子通信卒.平2 同大 大学院博士前期課程了.同年松下電器産業 (株)に入社,明治大大学院博士後期課程 を経て,現在奈良先端科学技術大学院大学 助手.松下電器産業(株)においてマイク ロプロセッサの研究開発に従事.明大,奈

良先端大において,テスト生成,並列処理,テスト容易化設計の研究に従事.工博.情報処理学会,IEEE 各会員.



#### 平岡 敏洋

平6京大・工・精密卒.平8同大大学院 修士課程了.同年松下電器産業(株)入社. 平10年10月より京都大学大学院情報科学 研究科システム科学専攻助手.松下電器産 業(株)において,テスト容易化設計,テ ストパターン生成の研究開発に従事.



### 藤原秀雄(正員)

昭44 阪大・工・電子卒.昭49 同大大学 院博士課程了.同大・工・電子助手,明治 大・工・電子通信助教授,理工・情報科学 教授を経て,現在奈良先端科学技術大学院 大学教授,昭56 ウォールタールー大客員 助教授.昭59 マッギル大客員準教授.論

理設計論,高信頼性設計,設計自動化,テスト容易化設計,テ スト生成,並列処理,計算複雑度に関する研究に従事.著書 「Logic Testing and Design for Testability」(MIT Press) など.工博.情報処理学会会員.IEEE Fellow.