論理設計論、テスト、フォールトトレランンス、VLSI 設計自動化

コンピュータの論理設計とテスト／VLSI 設計自動化に関する研究

半導体技術の進歩は目覚ましく、西暦2015年には100億個のトランジスタが１チップに搭載されるシステムオンチップ（SoC)やネットワークオンチップ(NoC)が構築されようとしている。それを実現するためにはシステム設計技術やテスト技術におけるブレイクスルーが必須である。そのようなデザインクライシス・テストクライシスを解決するために、テスト容易性を考慮した高位レベルからの自動合成（高位合成、論理合成、テスト合成）技術に関する研究を行っている。具体的には、(1)システムオンチップの設計自動化技術（ＶＬＳＩ ＣＡＤ） (2) システムオンチップのテスト方式／テストアーキテクチャ (3) テスト容易化設計／テスト合成 (4)テスタビリティを考慮した高位合成／論理合成、(5)テスト生成アルゴリズム／故障シミュレーション (6)並列処理によるＣＡＤ (7)遺伝的アルゴリズム、ニューラルネット等のＣＡＤへの応用 (8) ハードウェアセキュリティ等。

コンピュータの高信頼化／耐故障設計に関する研究

コンピュータのように社会に広く浸透しているシステムの信頼性の問題は非 常に重要である。正しく動作しないコンピュータの存在は、単にサービスの停 止、中断にとどまらず、社会的にも大きな影響を与えることになる。信頼性が 高く、故障に耐える（フォールトトレラント）コンピュータの設計に関する研 究を行う。具体的には、 (1)ＶＬＳＩの高信頼化設計技術 (2)ＶＬＳＩの組込 み自己テスト方式 (3)高信頼化マルチコンピュータシステム (4)フォールトト レラントシステム (5) ハードウェアセキュリティ等。

ハードウェア／ソフトウェア協調設計に関する研究

高位合成技術の進歩により、ハードウェアは高位言語で記述しさえすればハー ドウェアを短期間で自動的に合成することができるようになっている。これに より、これまでソフトウェアで実現していた機能の一部をハードウェアで実現 することにより、システムの高速化等の性能アップが期待できる。ハードウェ アとソフトウェアのバランスのとれた最適なシステムの設計（協調設計）に関 する研究を行う。具体的には、 (1)Ｈ／Ｓ協調設計のためのＣＡＤ (2)論理回 路によるアルゴリズムの実現 (3)再構成可能なハードウェア（ＦＰＧＡ）の設 計とテスト等。