受賞

  • 昭和５２年４月 電子通信学会 学術奨励賞
  • 平成元年１月IEEE Fellow Award  [JPG] 
    "for contributions to research and development on testing of large integrated circuits."
  • 平成３年１０月 IEEE Computer Society Certificate of Appreciation Award
    "for many years of dedicated service on the Asian Subcommittee of the Program Committee of the International Test Conference."
  • 平成６年１１月 大川出版賞 [JPG] 
    当麻喜弘、南谷 崇，藤原秀雄 共著"フォールトトレラントシステムの構成と設計" 槇書店 刊
  • 平成８年１１月 IEEE Computer Society Meritorious Service Award  [JPG] 
    "for many years of dedicated service in guiding and participating in the TTTC Asian Activities and the Asian Test Symposium."
  • 平成９年１２月 IEEE Computer Society Golden Core Member Award [JPG] 
    "as one of the distinguished core of dedicated volunteers and staffwhose leadership and services have made the IEEE Computer Society theworld's preminent association of computing professionals."
  • 平成１１年６月 1999年並列処理シンポジウム最優秀論文賞
    "Parallel Selection Algorithms for CGM and BSP with Application to Sorting"
  • 平成１２年１０月 IEEE Computer Society Certificate of Appreciation Award
    "for founding and chairing the IEEE RT-Level ATPG and DFT Workshop."
  • 平成１３年９月 電子情報通信学会 フェロー  [JPG] 
    "論理設計論・設計自動化に関する先駆的研究"
  • 平成１３年１１月 IEEE Computer Society Certificate of Appreciation Award
    "for dedicated service to the Asian Test Symposium and the Asian Activities of the IEEE TTTC."
  • 平成１３年１１月 IEEE Computer Society Outstanding Contribution Award [JPG] 
    "for providing outstanding contributions to TTTC Asian Test Symposium (ATS) for more than ten years."
  • 平成１４年９月 平成１３年度電子情報通信学会情報システムソサイエティ論文賞 [JPG] 
    "「組合せテスト生成複雑度と非スキャンテスト容易化設計法」平成９年２月号電子情報通信学会和文論文誌D-I 外３件"
    • 【連作論文に受賞】
    • (1) 藤原 秀雄,大竹 哲史,高崎 智也, “組合せテスト生成複雑度でテスト生成可能な順序回路構造とその応用”, 平成9年2月号 和文論文誌DI掲載 
    • (2) 大竹 哲史,増澤 利光,藤原 秀雄,”完全故障検出効率を保証するコントローラの非スキャンテスト容易化設計法”, 平成10年12月号 和文論文誌DI掲載 
    • (3) 和田 弘樹, 増澤 利光, K. K. Saluja, 藤原 秀雄,”完全故障検出効率を保証するデータパスの非スキャンテスト容易化設計法”, 平成11年7月号 和文論文誌DI掲載 
    • (4) 永井 慎太郎, 和田 弘樹, 大竹 哲史, 藤原 秀雄,“固定制御可検査性に基づくRTL回路の非スキャンテスト容易化設計法”, 平成13年5月号 和文論文誌DI掲載 
  •  平成１６年３月 情報処理学会 フェロー [JPG] 
    "論理設計論・設計自動化に関する先駆的研究"
  • 平成１６年１１月 IEEE ATS'02 Best Paper Award (IEEE Asian Test Symposium 2002)
    Erik Larsson, Klas Arvidsson, Hideo Fujiwara and Zebo Peng,"Integrated Test Scheduling, Test Parallelization and TAM Design,"Proc. of IEEE the 11th Asian Test Symposium (ATS'02),pp. 397-404, Nov. 2002.
  • 平成１６年１１月 IEEE WRTLT'03 Best Paper Award (IEEE Workshop on RTL and High Level Testing 2003)
    Tsuyoshi Iwagaki, Satoshi Ohtake, Hideo Fujiwara,"An approach to non-scan design for delay fault testability of controllers,"Digest of Papers IEEE the 4th Workshop on RTL and High Level Testing (WRTLT '03),pp. 79-85, Nov. 2003.
  • 平成１７年１１月 IEEE Computer Society Continuing Service Award
    "for serving the ATS Steering Committee as Chair from 2001 to 2004"
  • 平成１７年１１月 IEEE Computer Society Meritorious Service Award [JPG] 
    "for significant services as TTTC Asian & Pacific Group Chair in 2004 and 2005"
  • 平成１８年１月 IEEE DELTA'06 Best Paper Award (Third IEEE International Workshop on Electronic Design, Test & Applications, DELTA 2006)
    Michel Renovell, Mariane Comte, Satoshi Ohtake and Hideo Fujiwara, "Electrical Behavior of GOS Fault affected Domino Logic Cell," Third IEEE International Workshop on Electronic Design, Test & Applications (DELTA 2006), pp. 183-189, Jan. 2006
  • 平成１８年１１月 IEEE WRTLT'05 Best Paper Award (IEEE Workshop on RTL and High Level Testing 2005)
    Masato Nakazato, Satoshi Ohtake, Kewal K. Saluja, Hideo Fujiwara,"Acceleration of Test Generation for Sequential Circuits UsingKnowledge Obtained from Synthesis for Testability," Proc. of IEEE 6thWorkshop on RTL and High Level Testing (WRTLT'05), pp. 50-60, June2005.
  •  平成２０年１１月 IEEE WRTLT'07 Best Paper Award (IEEE Workshop on RTL and High Level Testing 2007)
    Yuki Yoshikawa, Satoshi Ohtake and Hideo Fujiwara,"RTL don’t care path identification and synthesis for transforming don’t care paths into false paths,"Digest of Papers IEEE 8th Workshop on RTL and High Level Testing (WRTLT'07), pp. 9-15, October 2007.
  • 平成２１年５月IEEE Computer Society Outstanding Contribution Award [JPG] 
    "for significant services as TTTC Asian & Pacific Group Chair for more than four years"
  • 平成２１年１１月 IEEE WRTLT'08 Best Paper Award (IEEE Workshop on RTL and High Level Testing 2008)
    Hideo Fujiwara, Chia Yee Ooi, and Yuki Shimizu, "Enhancement of Test Environment Generation for Assignment Decision Diagrams," Digest of Papers IEEE 9th Workshop on RTL and High Level Testing (WRTLT'08), pp.45-50, November 2009.
  • 平成２３年２月 IEEE 関西支部メダル [JPG] 
  • 平成２３年１１月 IEEE WRTLT'09 Best Paper Award (IEEE Workshop on RTL and High Level Testing 2009)
    Marie E. J. Obien and Hideo Fujiwara, "A DFT Method for Functional Scan at RTL," 10th IEEE Workshop on RTL and High Level Testing (WRTLT'09), pp. 6-15, Nov. 2009.
  • 平成２４年１１月 IEEE WRTLT'11 Best Paper Award (IEEE Twelfth Workshop on RTL and High Level Testing 2011)
    Norlina Paraman, Chia Yee Ooi, Ahmad Zuri Sha'Ameri, and Hideo Fujiwara, "Built-in Self-Test for Functional Register-Transfer Level using Assignment Decision Diagram," IEEE Twelfth Workshop on RTL and High Level Testing (WRTLT'11), pp. 9-15, Nov. 2011.
  • 平成２７年１１月 IEEE WRTLT'14 Best Paper Award (IEEE Fifteenth Workshop on RTL and High Level Testing 2014)
    Jun Nishimaki, Toshinori Hosokawa and Hideo Fujiwara, "A Scheduling Method for Hierarchical Testability Using Results of Test Environment Generation," 15th IEEE Workshop on RTL and High Level Testing (WRTLT'14), Nov. 2014.
  • IEEE Computer Society TTTC Outstanding Contribution Award , Nov. 21, 2016.   [JPG] 
    "for serving 3rd ATS General Chair, November 15-17, 1994."
  • IEEE 25th Asian Test Symposium Certificate of Appreciation, Nov. 21, 2016.  
    "for contribution to the 25th Anniversary Panel Session."
  • IEEE Computer Society TTTC ATS Most Contribution Author Award, Nov. 21, 2016. [JPG] 
  • IEEE TTTC Lifetime Contribution Medal, Nov. 3, 2020.[pdf] 

科研費（研究代表者：藤原秀雄）

  • １９７８　奨励研究(A) 大阪大学工学部助手

    計算機システムのための故障検査機構に関する研究[→URL]


  • １９７９　奨励研究(A) 大阪大学工学部助手

    計算機システムのための故障検査機構に関する研究[→URL]


  • １９８０　奨励研究(A) 大阪大学工学部助手

    故障診断容易な論理回路に関する研究[→URL]


  • １９９１－１９９２　一般研究(C) 明治大学理工学部教授

    大規模論理回路のテスト生成のためのニューラルネットワークに関する研究[→URL]


  • １９９４－１９９５　一般研究(C) 奈良先端科学技術大学院大学教授

    大規模論理回路のテスト生成のための並列処理に関する研究[→URL]


  • １９９７－２０００　基盤研究（B）奈良先端科学技術大学院大学教授

    上流からのVLSIテスト容易化合成に関する基礎研究[→URL]


  • ２０００－２００１　奈良先端科学技術大学院大学教授

    特別研究員奨励費（Gizdarski, E.I.）

    VLSIのテストとテスト容易化設計[→URL]


  • ２００１－２００２　奈良先端科学技術大学院大学教授

    特別研究員奨励費（Larsson, E.K.）

    システムオンチップのテストスケジューリングとテストアクセス機構[→URL]


  • ２００３－２００６　基盤研究（B）奈良先端科学技術大学院大学教授

    システムオンチップのテストアーキテクチャとテスト容易化設計に関する基礎研究[→URL]


  • ２００８－２０１０　基盤研究（B）奈良先端科学技術大学院大学教授

    ネットワークオンチップにおけるテスト容易性と安全性に関する基礎研究[→URL]